仅对英特尔可见 — GUID: nik1410905284307
Ixiasoft
1.1. Arria®10 Avalon-MM DMA接口PCIe数据表
Intel ® Arria 10 FPGA 包括一个用于PCI Express® 的可配置,加强协议栈,并与PCI Express Base Specification 3.0兼容。
The Arria®10 Hard IP for PCI Express及Avalon ® Memory-Mapped (Avalon-MM) DMA接口删除了PCIe协议相关的复杂性。例如,IP内核处理TLP编码和解码。此外,IP内核包括Read DMA和Write DMA引擎。如果您已构架了自己的DMA系统与Avalon-MM接口,或许希望继续使用。然而,您也可受惠于已实现DMA引擎的简便。该协议的新用户应该使用此IP内核。该variant在Qsys中用于128-和256-bit接口连接到应用层。Avalon-MM接口和DMA引擎实现于FPGA软逻辑。
链路宽度 | |||
---|---|---|---|
×2 | ×4 | ×8 | |
PCI Express Gen1 (2.5 Gbps) |
N/A | N/A | 16 Gbps |
PCI Express Gen2 (5.0 Gbps) |
N/A |
16 Gbps |
32 Gbps |
PCI Express Gen3 (8.0 Gbps) |
15.75 Gbps |
31.51 Gbps |
63Gbps |