仅对英特尔可见 — GUID: lbl1440614133596
Ixiasoft
3.8. Arria®10 设计实例
参数 |
值 |
说明 |
---|---|---|
Available Example Designs |
DMA PIO |
选择DMA项时,所生成的设计包含一个直接的存储器访问应用。该应用包含上游和下游传输。当选择PIO项时,所生成的设计包含一个仅可下游传输的目标应用。DMA设计实例不可用于 Quartus® Prime Pro – Stratix 10 Edition Beta发布。 |
Simulation | On/Off | 设置为On时,所生成的输出包含一个仿真模型。 |
Synthesis | On/Off | 设置为On时, 所生成的输出包含一个综合模型。综合不适用于 Quartus® Prime Pro – Stratix 10 Edition Beta发布。 |
Generated HDL format | Verilog | 仅支持Verilog HDL。 |
Target Development Kit | Arria 10 GX FPGA Development Kit Arria 10 GX FPGA Development Kit ES2 None |
选择Arria 10 FPGA Development Kit用于Arria 10生产器件。选择Arria 10 FPGA Development Kit ES用于工程采样(ES)或ES2器件。选择None,如果以您自己开发板为对象。 |