仅对英特尔可见 — GUID: nik1410905384361
Ixiasoft
4. Arria 10器件中Hard IP的物理布局
Arria 10器件包括用于PCI Express的1到4个硬核IP模块。 底部左边的硬核IP模块具有用于覆晶封装的(Flip Chip packages)的CvP功能性。在其他封装类型中,CvP功能性位于底部右边模块。
注: Arria 10器件不支持使用Gen3 x4或Gen3 x8 IP内核配置底部(左边或右边)硬核IP块,以及使用Gen3 x1或Gen3 x2 IP内核variation配置顶部同侧硬核IP块的配置。
图 6. Arria 10器件具有72个收发器Channel和4个PCIe Hard IP块
图 7. Arria 10器件具有96个收发器Channel和4个PCIe Hard IP块
图 8. Arria 10 GT器件具有48个收发器Channel和2个PCIe Hard IP块
请参阅Intel FPGA Arria 10 Transceiver PHY User Guide中的Arria 10 Transceiver Layout 部分了解关于Arria 10 GT、GX、和SX器件的全面数据。