仅对英特尔可见 — GUID： nik1410905695797
Ixiasoft
7. IP Core体系结构
Arria®10 Avalon-MM Hard IP for PCI Express按照PCI Express Base Specification的定义实现完成PCI Express协议栈。协议栈包括以下分层：
- 事务层—事务层包含配置空间，也管理应用层，RX和TX通道，RX缓冲器，以及流程控制信用。
- 数据链路层—数据链路层，位于物理层和事务层之间，管理数据包发送和维护链路级的数据完整性。尤其，具体而言，数据链路层执行以下任务：
- – 管理数据链路层数据包（DLLPs）的发送和接收
- – 生成所有发送循环冗余代码（CRC）值并在接收期间查看所有的CRC
- – 根据所接收的ACK/NAK数据链路层数据包管理重试缓冲器和重试机制
- – 初始化用于DLLPs的流程控制机制并路由流程控制信用流入和流出事务层
- 物理层—物理层根据从链路接收到的数据包初始化速率，lane编号，和PCI Express链路的lane宽度，并管理并管理收到来自较高层接的数据包。
下图为高级别框图。
图 35. Arria®10 Avalon-MM DMA for PCI Express
| Lane |
Gen1 |
Gen2 |
Gen3 |
|---|---|---|---|
| ×2 |
N/A | N/A |
125 MHz @ 128 bits |
| ×4 |
N/A | 125 MHz @ 128 bits |
250 MHz @ 128 bits或 125 MHz @ 256 bits |
| ×8 |
125 MHz @ 128 bits |
250 MHz @ 128 bits或 125 MHz @ 256 bits |
250 MHz @ 256 bits |