仅对英特尔可见 — GUID: nik1410905393808
Ixiasoft
4.3. Gen3数据速率的Channel布局,以及fPLL和ATX PLL的使用
下图说明用于Arria 10 Hard IP for PCI Express的x1,x2,x4,和x8 channel布局。
Gen3 variant必须以Gen1数据速率进行初始训练。因此,Gen3 variant需要fPLL来生成 2.5和5.0 Gbps块,以及ATX PLL来生成8.0 Gbps块。这些图示中,未用于PCI Express协议的通道可用于其他协议。未使用通道为灰色。
注: 所有配置中,PCS中的物理通道4连接到硬核IP中的逻辑通道0。您不能改变下图所示的通道布局。
图 17. Arria 10 Gen3 x1 Channel布局
图 18. Arria 10 Gen3 x2 Channel布局
图 19. Arria 10 Gen3 x4 Channe布局
图 20. Gen3 x8 Channel布局