Intel® Cyclone® 10 LP器件数据手册

下载 PDF
ID 683251
日期 5/08/2017
Public
文档目录
文档目录 x
Cyclone® 10 LP器件数据表
Cyclone® 10 LP器件数据表 x
操作条件 功耗 开关特性 I/O时序 术语表 文档修订历史
操作条件 x
绝对最大额定值 所允许的最大过冲或下冲电压 建议的操作条件 ESD性能 DC特性 I/O标准规范
DC特性 x
电源电流 总线保持 OCT规范 管脚电容 内部弱上拉和弱下拉电阻 热插拔 Schmitt触发器输入
I/O标准规范 x
单端I/O标准规范 单端SSTL和HSTL I/O参考电压规范 单端SSTL和HSTL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能
内核性能规范 x
时钟树规范 PLL规范 嵌入式乘法器规范 存储器模块规范 配置和JTAG规范
外设性能 x
高速I/O规范 占空比失真规范 OCT校准时序规范 IOE可编程延迟
高速I/O规范 x
RSDS发送器时序规范 仿真RSDS_E_1R发送器时序规范 Mini-LVDS发送器时序规范 真LVDS发送器时序规范 仿真LVDS发送器时序规范 LVDS接收器时序规范
Cyclone® 10 LP器件数据表

所允许的最大过冲或下冲电压

跳变期间，输入信号可能会过冲于下表所示电压之上，对于小于100 mA的输入电流和短于20 ns的周期，输入信号可能下冲至–2.0 V。下表罗列了所允许的最大输入过冲电压，以及器件生命周期中该过冲电压持续时间所占百分比。规定所允许的最长过冲持续时间为器件生命周期中峰值时所占的百分比。
注： DC信号等同于100%占空比。例如，过冲至4.3 V的信号仅在器件生命周期的65%里达到4.3 V；对于一个寿命为10年的器件，相当于一年的65/10。
表 2.   Cyclone® 10 LP器件10年中跳变期间所允许的最大过冲
符号 说明 条件(V) 过冲持续时间表示为峰值时间的% 单位
Vi AC输入电压 VI = 4.20 100 %
VI = 4.25 98 %
VI = 4.30 65 %
VI = 4.35 43 %
VI = 4.40 29 %
VI = 4.45 20 %
VI = 4.50 13 %
VI = 4.55 9 %
VI = 4.60 6 %

下图中，红色曲线为 Cyclone® 10 LP器件的输入管脚上高于4.3 V但低于4.4 V的过冲电压。例如，对于4.3 V的过冲，10年内过冲高峰的百分比可高达65%。过冲高峰的百分比计作（[delta T]/T）× 100。假定这10年间器件始终以100% I/O切换率和50%占空比信号运行。而对于处在较低I/O切换率和空闲状态的器件，其寿命随之延长。

图 1.  Cyclone® 10 LP器件过冲持续时间
二级标题