Intel® Cyclone® 10 LP器件数据手册

下载 PDF
ID 683251
日期 5/08/2017
Public
文档目录
文档目录 x
Cyclone® 10 LP器件数据表
Cyclone® 10 LP器件数据表 x
操作条件 功耗 开关特性 I/O时序 术语表 文档修订历史
操作条件 x
绝对最大额定值 所允许的最大过冲或下冲电压 建议的操作条件 ESD性能 DC特性 I/O标准规范
DC特性 x
电源电流 总线保持 OCT规范 管脚电容 内部弱上拉和弱下拉电阻 热插拔 Schmitt触发器输入
I/O标准规范 x
单端I/O标准规范 单端SSTL和HSTL I/O参考电压规范 单端SSTL和HSTL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能
内核性能规范 x
时钟树规范 PLL规范 嵌入式乘法器规范 存储器模块规范 配置和JTAG规范
外设性能 x
高速I/O规范 占空比失真规范 OCT校准时序规范 IOE可编程延迟
高速I/O规范 x
RSDS发送器时序规范 仿真RSDS_E_1R发送器时序规范 Mini-LVDS发送器时序规范 真LVDS发送器时序规范 仿真LVDS发送器时序规范 LVDS接收器时序规范
Cyclone® 10 LP器件数据表

差分I/O标准规范

表 19.   Cyclone® 10 LP器件的差分I/O标准规范
I/O标准 VCCIO (V) VID (mV) VIcM (V)  27 VOD (mV)   28 VOS (V)  28
Min 典型值 Max Min Max Min 条件 Max Min 典型值 Max Min 典型值 Max
LVPECL（行I/O） 29 2.375 2.5 2.625 100 — 0.05 DMAX ≤ 500 Mbps 1.80 — — — — — —
0.55 ≤  500 Mbps   DMAX ≤   700 Mbps 1.80
1.05 DMAX > 700 Mbps 1.55
LVPECL（列I/O）29 2.375 2.5 2.625 100 — 0.05 DMAX≤  500 Mbps 1.80 — — — — — —
0.55 500 Mbps  ≤   DMAX ≤ 700 Mbps 1.80
1.05 DMAX > 700 Mbps 1.55
LVDS（行I/O） 2.375 2.5 2.625 100 — 0.05 DMAX≤ 500 Mbps 1.80 247 — 600 1.125 1.25 1.375
0.55 500 Mbps ≤ DMAX ≤ 700 Mbps 1.80
1.05 DMAX > 700 Mbps 1.55
LVDS（列I/O） 2.375 2.5 2.625 100 — 0.05 DMAX ≤ 500 Mbps 1.80 247 — 600 1.125 1.25 1.375
0.55 500 Mbps  ≤  DMAX ≤ 700 Mbps 1.80
1.05 DMAX > 700 Mbps 1.55
BLVDS（行I/O） 30 2.375 2.5 2.625 100 — — — — — — — — — —
BLVDS（列I/O）30 2.375 2.5 2.625 100 — — — — — — — — — —
mini-LVDS（行I/O） 31 2.375 2.5 2.625 — — — — — 300 — 600 1.0 1.2 1.4
mini-LVDS（列I/O）31 2.375 2.5 2.625 — — — — — 300 — 600 1.0 1.2 1.4
RSDS（行I/O）31 2.375 2.5 2.625 — — — — — 100 200 600 0.5 1.2 1.5
RSDS（列I/O）31 2.375 2.5 2.625 — — — — — 100 200 600 0.5 1.2 1.5
PPDS（行I/O）31 2.375 2.5 2.625 — — — — — 100 200 600 0.5 1.2 1.4
PPDS（列I/O）31 2.375 2.5 2.625 — — — — — 100 200 600 0.5 1.2 1.4
27 VIN范围：0 V ≤ VIN ≤ 1.85 V。
28 RL范围：90 ≤ RL ≤ 110 Ω。
29 仅专用时钟输入管脚支持LVPECL I/O标准。输出管脚不支持此I/O标准。
30 BLVDS没有固定的VIN，VOD和OS规范。且取决于系统拓扑。
31 仅输入管脚支持Mini-LVDS，RSDS和PPDS标准。
二级标题