Intel® Cyclone® 10 LP器件数据手册

下载 PDF
ID 683251
日期 5/08/2017
Public
文档目录
文档目录 x
Cyclone® 10 LP器件数据表
Cyclone® 10 LP器件数据表 x
操作条件 功耗 开关特性 I/O时序 术语表 文档修订历史
操作条件 x
绝对最大额定值 所允许的最大过冲或下冲电压 建议的操作条件 ESD性能 DC特性 I/O标准规范
DC特性 x
电源电流 总线保持 OCT规范 管脚电容 内部弱上拉和弱下拉电阻 热插拔 Schmitt触发器输入
I/O标准规范 x
单端I/O标准规范 单端SSTL和HSTL I/O参考电压规范 单端SSTL和HSTL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能
内核性能规范 x
时钟树规范 PLL规范 嵌入式乘法器规范 存储器模块规范 配置和JTAG规范
外设性能 x
高速I/O规范 占空比失真规范 OCT校准时序规范 IOE可编程延迟
高速I/O规范 x
RSDS发送器时序规范 仿真RSDS_E_1R发送器时序规范 Mini-LVDS发送器时序规范 真LVDS发送器时序规范 仿真LVDS发送器时序规范 LVDS接收器时序规范
Cyclone® 10 LP器件数据表

I/O时序

可使用 Quartus® Prime时序分析仪（Timing Analyzer）来确定I/O时序。

在完成布局布线后， Quartus® Prime Timing Analyzer根据设计特征提供一个更精准的I/O时序数据。

二级标题