Intel® Cyclone® 10 LP器件数据手册

下载 PDF
ID 683251
日期 5/08/2017
Public
文档目录
文档目录 x
Cyclone® 10 LP器件数据表
Cyclone® 10 LP器件数据表 x
操作条件 功耗 开关特性 I/O时序 术语表 文档修订历史
操作条件 x
绝对最大额定值 所允许的最大过冲或下冲电压 建议的操作条件 ESD性能 DC特性 I/O标准规范
DC特性 x
电源电流 总线保持 OCT规范 管脚电容 内部弱上拉和弱下拉电阻 热插拔 Schmitt触发器输入
I/O标准规范 x
单端I/O标准规范 单端SSTL和HSTL I/O参考电压规范 单端SSTL和HSTL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL I/O标准规范 差分I/O标准规范
开关特性 x
内核性能规范 外设性能
内核性能规范 x
时钟树规范 PLL规范 嵌入式乘法器规范 存储器模块规范 配置和JTAG规范
外设性能 x
高速I/O规范 占空比失真规范 OCT校准时序规范 IOE可编程延迟
高速I/O规范 x
RSDS发送器时序规范 仿真RSDS_E_1R发送器时序规范 Mini-LVDS发送器时序规范 真LVDS发送器时序规范 仿真LVDS发送器时序规范 LVDS接收器时序规范
Cyclone® 10 LP器件数据表

内部弱上拉和弱下拉电阻

表 11.  Cyclone 10器件的内部弱上拉和弱下拉电阻值除了配置，测试和JTAG管脚之外，所有I/O管脚都有一个使能弱上拉电阻的选项。仅JTAG TCK管脚具有弱下拉电阻功能。
符号 说明 条件 Min 典型值 Max 单位
R_PU 配置前或配置期间，以及使能可编程上拉电阻选项的用户模式下，I/O管脚上拉电阻的值。 VCCIO = 3.3 V ± 5% 19 20 7 25 41 kΩ
VCCIO = 3.0 V ± 5% 19 20 7 28 47 kΩ
VCCIO = 2.5 V ± 5% 19 20 8 35 61 kΩ
VCCIO = 1.8 V ± 5% 19 20 10 57 108 kΩ
VCCIO = 1.5 V ± 5% 19 20 13 82 163 kΩ
VCCIO = 1.2 V ± 5% 19 20 19 143 351 kΩ
R_PD 配置前和配置器件的I/O管脚下拉电阻值 VCCIO = 3.3 V ± 5%  21 6 19 30 kΩ
VCCIO = 3.0 V ± 5% 21 6 22 36 kΩ
VCCIO = 2.5 V ± 5% 21 6 25 43 kΩ
VCCIO = 1.8 V ± 5% 21 7 35 71 kΩ
VCCIO = 1.5 V ± 5% 21 8 50 112 kΩ
19 如果外部源将管脚驱高到VCCIO之上，则管脚上拉电阻值可能会变低。
20 R_PU = (VCCIO – VI)/IR_PU
最低情况：–40°C；VCCIO  = VCC + 5% , VI  = VCC + 5%  – 50 mV；
标准情况：25°C；VCCIO  = VCC, VI  = 0 V；
最高情况：100°C；VCCIO  = VCC – 5% ，VI  = 0 V；其中VI 是指I/O管脚的输入电压。
21 R_PD = VI/IR_PD
最低情况：–40°C；VCCIO  = VCC + 5% ，VI  = 50 mV；
标准情况：25°C；VCCIO  = VCC，VI  = VCC – 5%；
最高情况：100°C；VCCIO  = VCC – 5% , VI  = VCC – 5% ；其中VI 是指I/O管脚的输入电压。
二级标题