Intel® Cyclone® 10 LP器件数据手册

ID 683251
日期 5/08/2017
Public

术语表

术语

  • 接收器输入偏斜裕量(RSKM)—高速I/O模块:计算采样窗口和TCCS后剩下的总裕量。RSKM = (TUI – SW – TCCS) / 2。
  • SW(采样窗口)—高速I/O模块:该时间周期内数据必须有效以正确采集。设置和保持时间决定采样窗口中理想的选通位置。

时钟管脚和模块

  • fHSCLK—高速I/O模块:高速接收器/发送器输入和输出时钟频率。
  • GCLK—输入管脚直接连接到全局时钟网络。
  • GCLK PLL—输入管脚通过PLL连接到全局时钟网络。
  • HSIODR—高速I/O模块:最大/最小 LVDS数据传输率(HSIODR = 1/TUI)。
  • PLL模块—下图高亮了PLL规范参数
  • RL—接收器差分输入分立电阻( Cyclone® 10 LP器件外部)。

实例波形

SSTL差分I/O标准的输入波形

JTAG波形

LVDS和LVPECL差分标准的接收器波形

单端参考电压I/O标准

SSTl和HSTL I/O的JEDEC标准定义了AC和DC输入信号值。AC值表示接收器必须符合其时序规范时的电压电平。DC值表示明确定义接收器最终逻辑状态时的电压电平。接收器输入突破AC值后,接收器转变成新的逻辑状态。只要输入持续超出DC阈值,则保持这个新的逻辑状态。该方法旨在出现输入波形振铃时提供可预测的接收器时序。

LVDS,Mini-LVDS,PPDS和RSDS差分I/O标准的发送器输出波形:

延迟定义

  • tC—高速接收器和发送器输入和输出时钟周期。
  • 通道-通道-偏斜(TCCS)—高速I/O模块:最快与最慢输出沿之间的时序差,包括tCO变体和时钟偏斜。该时钟包含在TCCS测量中。
  • tcin—从时钟焊盘(clock pad)到I/O输入寄存器。
  • tCO—从时钟焊盘到I/O输出的延迟。
  • tcout—从时钟焊盘到I/O输出寄存器的延迟。
  • tDUTY—高速I/O模块:高速发送器输出时钟上的占空比。
  • tFALL—信号从高电平到低电平的跳变时间(80–20%)。
  • tH—输入寄存器保持时间。
  • 时序单元间隔(TUI)—高速I/O模块:支持用于偏斜,传播延迟和数据采样窗口的时序预算。(TUI = 1/(接收器输入时钟频率倍频因子)= tC/w)。
  • tINJITTER—PLL时钟输入上的周期抖动。
  • tOUTJITTER_DEDCLK—由PLL驱动的专用时钟输出上的周期抖动。
  • tOUTJITTER_IO—由PLL驱动的通用I/O上的周期抖动。
  • tpllcin—从PLL inclk焊盘到I/O输入寄存器的延迟。
  • tpllcout—从PLL inclk焊盘到I/O输出寄存器的延迟。
  • tRISE—信号由低到高跳变的时间(20–80%)。
  • tSU—输入寄存器设置时间。

电压定义

  • VCM(DC)—DC共模输入电压。
  • VDIF(AC)—AC差分输入电压:需用于切换的最小AC输入差分电压。
  • VDIF(DC)—DC差分输入电压:需用于切换的最小DC输入差分电压。
  • VICM—输入共模电压:接收器上差分信号的共模。
  • VID—输入差分电压摆幅—接收器上一个差分传输的正导体与补导体之间的电压差。
  • VIH—电压输入高:器件接受作为逻辑高电平的输入其应用的最小正电压。
  • VIH(AC)—高电平AC输入电压。
  • VIH(DC)—高电平DC输入电压。
  • VIL—电压输入低:器件接受作为逻辑高电平的输入其应用的最大正电压。
  • VIL (AC)—低电平AC输入电压。
  • VIL (DC)—低电平DC输入电压。
  • VIN—DC输入电压。
  • VOCM—输出共模电压:发送器上差分信号的共模。
  • VOD—输出差分电压摆幅:发送器上一个差分传输的正导体和补导体之间的电压差。VOD = VOH – VOL
  • VOH—电压输出高:器件认为来自输出的最大正电压可作为最小正高电平。
  • VOL—电压输出低:器件认为来自输出的最大正电压可作为最大正低电平。
  • VOS—输出偏移电压:VOS = (VOH + VOL) / 2。
  • VOX (AC)—AC差分输出交叉点电压:此电压上的差分输出信号必须交叉。
  • VREF—SSTL和HSTL I/O标准的参考电压。
  • VREF(AC)—SSTL和HSTL I/O标准的AC输入参考电压。VREF(AC) = VREF(DC) + 噪声。The peak-to-peak noise on VREF上的峰-峰AC噪声一定不可超出VREF(DC)的2%。
  • VREF (DC)—SSTL和HSTL I/O标准的DC输入参考电压。
  • VSWING (AC)—AC差分输入电压:需用于切换的AC输入差分电压。对于SSTL差分I/O标准,请参阅输入波形。
  • VSWING (DC)—DC差分输入电压:需用于切换的DC输入差分电压。对于SSTL差分I/O标准,请参阅输入波形。
  • VTT—SSTL和HSTL I/O标准的端接电压。
  • VX (AC)—AC 差分输入交叉点电压:此电压上的差分输入信号必须交叉。