DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南

下载 PDF
ID 683887
日期 9/14/2022
Public
文档目录
文档目录 x
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 2. 并行环回 设计实例 3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档 5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. DisplayPort英特尔®FPGA IP设计实例参数
1.5. 编译和测试设计 x
1.5.1. 重新生成ELF文件
2. 并行环回 设计实例 x
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 2.3. 设计组件 2.4. 时钟方案 2.5. 接口信号和参数 2.6. 硬件设置 2.7. 仿真测试台 2.8. DisplayPort收发器重配置流程 2.9. 收发器Lane的配置
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 x
2.1.1. DisplayPort 2.0 UHBR10 (10 Gbps)数据速率支持 2.1.2. DisplayPort 2.0 UHBR20 (20 Gbps) 数据速率支持 2.1.3. 启用自适应同步支持
2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 x
2.2.1. 英特尔® Stratix® 10 DisplayPort SST TX-only设计特性 2.2.2. 英特尔® Stratix® 10 DisplayPort SST RX-only设计特性
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 x
3.1. 高带宽数字内容保护(HDCP) 3.2. 使用DisplayPort的HDCP设计实例架构 3.3. Nios II处理器软件流程 3.4. 设计预排（Design Walkthrough） 3.5. FPGA设计中嵌入的加密密钥保护 3.6. 调试指南
3.4. 设计预排（Design Walkthrough） x
3.4.1. 设置硬件 3.4.2. 生成设计 3.4.3. 包含HDCP产品密钥 3.4.4. 编译设计 3.4.5. 查看结果
3.4.3. 包含HDCP产品密钥 x
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) 3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1)
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) x
3.4.3.1.1. 从DCP秘钥文件来的HDCP秘钥映射 3.4.3.1.2. hdcp1x_tx_kmem.v和hdcp1x_rx_kmem.v文件 3.4.3.1.3. hdcp2x_rx_kmem.v文件 3.4.3.1.4. hdcp2x_tx_kmem.v文件
3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1) x
3.4.3.2.1. 英特尔KEYENC 3.4.3.2.2. 密钥下载配置工具（Programmer）
3.4.5. 查看结果 x
3.4.5.1. LED功能
3.5. FPGA设计中嵌入的加密密钥保护 x
3.5.1. 安全考量
3.6. 调试指南 x
3.6.1. HDCP状态信号 3.6.2. 修改HDCP软件参数 3.6.3. 常见问题解答(FAQ)
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南
2. 并行环回 设计实例
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例
4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档
5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史

1.3. 生成设计

使用 英特尔® Quartus® Prime Pro Edition软件中的DisplayPort英特尔®FPGA IP参数编辑器生成设计实例。
图 3. 生成设计流程
  1. 点击Tools > IP Catalog，然后选择 英特尔® Stratix® 10 作为目标器件系列。
    注： 本设计实例仅支持 英特尔® Stratix® 10 器件。
  2. 在IP Catalog中，找到DisplayPort英特尔®FPGA IP并双击。出现New IP variation窗口。
  3. 对自定义IP变体指定一个顶层名称。参数编辑器将此IP变体设置保存于名为<your_ip> .ip的文件中。
  4. 可以在Device字段中指定一个 英特尔® Stratix® 10 器件，或者保留 英特尔® Quartus® Prime软件中的默认器件选择。
  5. 点击OK。出现参数编辑器。
  6. 对TX和RX配置所需的参数。
    注： DisplayPort设计实例生成流程仅支持SST。选择Support MST参数阻止生成设计实例。
    注： Nios II软件能够读取和打印出Nios II终端中的DisplayPort Main Stream Attribute（MSA）信息。要读取或打印MSA信息，请打开Enable GPU Control参数。
  7. 在Design Example选项卡，选择 DisplayPort SST Parallel Loopback With PCR，DisplayPort SST Parallel Loopback Without PCR ，DisplayPort SST TX-only或DisplayPort SST RX-only。
  8. 选择Simulation生成测试平台，然后选择Synthesis生成硬件设计实例。
    您必须至少选择其中一个选项来生成设计实例文件。如果两者都选，生成时间会更长。
  9. 对于Target Development Kit，请选择 英特尔® Stratix® 10 GX FPGA L-tile或H-tile Development Kit。如果选择开发套件，那么目标器件（在第4步中的选择）更改为与开发套件相匹配的器件。对于 英特尔® Stratix® 10 GX FPGA Development Kit，默认器件 如以下表格所示：
    表 3.   英特尔® Stratix® 10 GX FPGA Development Kit的默认器件
    DisplayPort英特尔®FPGA IP版本 默认器件
    Version 20.0.0 1SG280LU2F50E2VG (L-tile)
    1SG280HU2F50E2VG (H-tile)
  10. 点击Generate Example Design。
二级标题