DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南

下载 PDF
ID 683887
日期 9/14/2022
Public
文档目录
文档目录 x
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 2. 并行环回 设计实例 3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档 5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. DisplayPort英特尔®FPGA IP设计实例参数
1.5. 编译和测试设计 x
1.5.1. 重新生成ELF文件
2. 并行环回 设计实例 x
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 2.3. 设计组件 2.4. 时钟方案 2.5. 接口信号和参数 2.6. 硬件设置 2.7. 仿真测试台 2.8. DisplayPort收发器重配置流程 2.9. 收发器Lane的配置
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 x
2.1.1. DisplayPort 2.0 UHBR10 (10 Gbps)数据速率支持 2.1.2. DisplayPort 2.0 UHBR20 (20 Gbps) 数据速率支持 2.1.3. 启用自适应同步支持
2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 x
2.2.1. 英特尔® Stratix® 10 DisplayPort SST TX-only设计特性 2.2.2. 英特尔® Stratix® 10 DisplayPort SST RX-only设计特性
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 x
3.1. 高带宽数字内容保护(HDCP) 3.2. 使用DisplayPort的HDCP设计实例架构 3.3. Nios II处理器软件流程 3.4. 设计预排（Design Walkthrough） 3.5. FPGA设计中嵌入的加密密钥保护 3.6. 调试指南
3.4. 设计预排（Design Walkthrough） x
3.4.1. 设置硬件 3.4.2. 生成设计 3.4.3. 包含HDCP产品密钥 3.4.4. 编译设计 3.4.5. 查看结果
3.4.3. 包含HDCP产品密钥 x
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) 3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1)
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) x
3.4.3.1.1. 从DCP秘钥文件来的HDCP秘钥映射 3.4.3.1.2. hdcp1x_tx_kmem.v和hdcp1x_rx_kmem.v文件 3.4.3.1.3. hdcp2x_rx_kmem.v文件 3.4.3.1.4. hdcp2x_tx_kmem.v文件
3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1) x
3.4.3.2.1. 英特尔KEYENC 3.4.3.2.2. 密钥下载配置工具（Programmer）
3.4.5. 查看结果 x
3.4.5.1. LED功能
3.5. FPGA设计中嵌入的加密密钥保护 x
3.5.1. 安全考量
3.6. 调试指南 x
3.6.1. HDCP状态信号 3.6.2. 修改HDCP软件参数 3.6.3. 常见问题解答(FAQ)
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南
2. 并行环回 设计实例
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例
4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档
5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史

3.2. 使用DisplayPort的HDCP设计实例架构

当数据在通过DisplayPort或其他受HDCP保护的数字接口连接的器件之间传输时，HDCP功能可保护这些数据。
受HDCP保护的系统包括三种类型的器件：
  • Sources (TX)
  • Sinks (RX)
  • Repeaters

此设计示例演示了中继器设中的HDCP系统，此系统接收数据，解密，然后重新加密数据，最后重新传输数据。中继器同时具有DisplayPort输入和输出。它例化FIFO缓冲器以在DisplayPort sink和source之间执行直接的DisplayPort视频流传递。它可以执行一些信号处理，例如通过将FIFO缓冲器替换为Video and Image Processing (VIP) Suite IP核来将视频转换为更高分辨率的格式。

图 12. 通过DisplayPort的HDCP设计实例结构图

以下关于设计示例架构的描述对应于通过DisplayPort的HDCP设计实例结构图。当SUPPORT HDCP KEY MANAGEMENT = 1时，设计实例层次结构与图 12略有不同，但底层的HDCP功能保持不变。

  1. HDCP1x和HDCP2x是通过DisplayPort英特尔®FPGA IP参数编辑器来使用的IP。在参数编辑器中配置DisplayPort IP时，您可以使能HDCP1x或HDCP2x或者这两个IP，并作为子系统的一部分将它们包括在内。在两个HDCP IP都使能的情况下，DisplayPort IP会在级联拓扑中进行自我配置，在此级联拓扑中，HDCP2x和HDCP1x IP背靠背连接。
    • DisplayPort TX的HDCP出口(egress)接口发送未加密的音频视频数据。
    • 未加密的数据由活动的HDCP模块进行加密，并通过HDCP Ingress接口发送回DisplayPort TX，以便通过链路进行传输。
    • CPU子系统作为身份验证主控制器确保在任何给定时间只有一个HDCP TX IP处于主动状态，而另一个处于被动状态。
    • 同样，HDCP RX也解密通过链路从外部HDCP TX接收的数据。
  2. 您需要使用Digital Content Protection (DCP)发布的产品秘钥对HDCP IP进行编程。加载以下秘钥：
    表 31.  DCP发布的产品秘钥
    HDCP TX/RX 秘钥
    HDCP2x TX 16 bytes: Global Constant (lc128)
    RX
    • 16 bytes (same as TX): Global Constant (lc128)
    • 320 bytes: RSA Private Key (kprivrx)
    • 522 bytes: RSA Public Key Certificate (certrx)
    HDCP1x TX
    • 5 bytes: TX Key Selection Vector (Aksv)
    • 280 bytes: TX Private Device Keys (Akeys)
    RX
    • 5 bytes: RX Key Selection Vector (Bksv)
    • 280 bytes: RX Private Device Keys (Bkeys)

    设计示例将密钥存储器实现为简单双端口，双时钟同步RAM。对于诸如HDCP2x TX这样的小密钥尺寸，IP使用普通逻辑中的寄存器来实现密钥存储器。

    注： 英特尔在任何情况下都不会对HDCP产品秘钥提供设计实例或者英特尔 FPGA IP。如要使用HDCP IP或者设计实例，您必须成为一个HDCP采用者，直接从Digital Content Protection LLC (DCP)获得产品秘钥。

    如要运行设计实例，您可以在编译时编辑密钥存储器文件以包含产品密钥，或者实现逻辑模块以从外部存储器件安全读取产品密钥并在运行时将它们写入到密钥存储器中。

  3. 您可以使用高达200 MHz的任何频率为HDCP2x IP中实现的加密功能提供时钟。时钟的频率决定了HDCP2x认证运行的速度。您可以选择共享用于 Nios® II处理器的100 MHz时钟，但与使用200 MHz时钟相比，认证延迟会增加一倍。
  4. 必须在HDCP TX和HDCP RX之间交换的值通过DisplayPort AUX通道进行通信。AUX控制器内嵌在DisplayPort IP中。
  5. Nios® II处理器在认证协议中用作master，并驱动HDCP2x和HDCP1x TX IP的控制和状态寄存器( Avalon® 存储器映射)。软件驱动程序实现认证协议状态机，包括证书签名验证、主密钥交换、位置检查、会话密钥交换、配对、链路完整性检查(HDCP1x)和中继器认证，如拓扑信息传播和流管理信息传播。软件驱动程序不实现认证协议所需的任何加密功能。相反，HDCP IP硬件实现了所有加密功能，确保不能访问机密值。
  6. 在DisplayPort应用中，HDCP TX和HDCP RX IP通过AUX通道传送 HDCP寄存器值。对于中继器应用，在GPU模式下配置DisplayPort IP，在嵌入式 Nios® II处理器中定义DPCD中的HDCP寄存器。 Nios® II处理器充当HDCP RX的身份验证主机。 Nios® II处理器在将值发送到HDCP RX IP 之前，先处理从DisplayPort接收器中的AUX控制器接收的所有HDCP 寄存器值，反之亦然。
  7. 在要求向上游传播拓扑信息的真正的中继器演示中， Nios® II处理器驱动HDCP2x和HDCP1x RX IP的Repeater Message Port ( Avalon® 储存器映射)。当 Nios® II处理器检测到连接的下游器件不支持HDCP或没有连接下游器件时，该处理器会将RX REPEATER比特清零。在没有下游器件连接的情况下，RX系统现在是一个端点接收器，而不是一个中继器。相反， Nios® II处理器在检测到下游器件支持HDCP时，会将REPEATER比特设置为1。
二级标题