DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南

下载 PDF
ID 683887
日期 9/14/2022
Public
文档目录
文档目录 x
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 2. 并行环回 设计实例 3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档 5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. DisplayPort英特尔®FPGA IP设计实例参数
1.5. 编译和测试设计 x
1.5.1. 重新生成ELF文件
2. 并行环回 设计实例 x
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 2.3. 设计组件 2.4. 时钟方案 2.5. 接口信号和参数 2.6. 硬件设置 2.7. 仿真测试台 2.8. DisplayPort收发器重配置流程 2.9. 收发器Lane的配置
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 x
2.1.1. DisplayPort 2.0 UHBR10 (10 Gbps)数据速率支持 2.1.2. DisplayPort 2.0 UHBR20 (20 Gbps) 数据速率支持 2.1.3. 启用自适应同步支持
2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 x
2.2.1. 英特尔® Stratix® 10 DisplayPort SST TX-only设计特性 2.2.2. 英特尔® Stratix® 10 DisplayPort SST RX-only设计特性
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 x
3.1. 高带宽数字内容保护(HDCP) 3.2. 使用DisplayPort的HDCP设计实例架构 3.3. Nios II处理器软件流程 3.4. 设计预排（Design Walkthrough） 3.5. FPGA设计中嵌入的加密密钥保护 3.6. 调试指南
3.4. 设计预排（Design Walkthrough） x
3.4.1. 设置硬件 3.4.2. 生成设计 3.4.3. 包含HDCP产品密钥 3.4.4. 编译设计 3.4.5. 查看结果
3.4.3. 包含HDCP产品密钥 x
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) 3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1)
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) x
3.4.3.1.1. 从DCP秘钥文件来的HDCP秘钥映射 3.4.3.1.2. hdcp1x_tx_kmem.v和hdcp1x_rx_kmem.v文件 3.4.3.1.3. hdcp2x_rx_kmem.v文件 3.4.3.1.4. hdcp2x_tx_kmem.v文件
3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1) x
3.4.3.2.1. 英特尔KEYENC 3.4.3.2.2. 密钥下载配置工具（Programmer）
3.4.5. 查看结果 x
3.4.5.1. LED功能
3.5. FPGA设计中嵌入的加密密钥保护 x
3.5.1. 安全考量
3.6. 调试指南 x
3.6.1. HDCP状态信号 3.6.2. 修改HDCP软件参数 3.6.3. 常见问题解答(FAQ)
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南
2. 并行环回 设计实例
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例
4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档
5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史

3.4.2. 生成设计

使用 英特尔® Quartus® Prime Pro Edition软件中的DisplayPort英特尔®FPGA IP参数编辑器生成该设计实例。
在您开始之前，请确保安装 英特尔® Quartus® Prime Pro Edition软件中的HDCP功能。
注： HDCP功能不包含在 英特尔® Quartus® Prime Pro Edition软件中。要访问HDCP，请与英特尔取得联系https://www.intel.com/content/www/us/en/broadcast/products/programmable/applications/connectivity-solutions.html。
  1. 点击Tools > IP Catalog，然后选择 英特尔® Stratix® 10 作为目标器件系列。
    注： HDCP设计实例仅支持 Intel® Arria® 10和 英特尔® Stratix® 10器件。
  2. 在IP Catalog中，找到并双击DisplayPort英特尔®FPGA IP。出现New IP variation窗口。
  3. 对自定义IP变体指定一个顶层名称。参数编辑器将此IP变体设置保存于名为<your_ip>.qsys的文件中。
  4. 可以在Device字段中选择一个特定器件，或者保留软件中的默认器件选择。
  5. 点击OK。出现参数编辑器。
  6. 对TX和RX配置需要的参数
    注： 要在RX上启用HDCP功能，请开启Enable GPU Mode参数。
  7. 如果要将HDCP产品密钥以加密的格式存储在外部闪存或EEPROM中，就需要开启Support HDCP Key Management参数。否则，关闭该参数以将HDCP产品密钥以纯格式(plain format)存储在FPGA中。
  8. 在Design Example选项卡上，选择DisplayPort SST Parallel Loopback With PCR。
  9. 选择Synthesis生成硬件设计实例。
  10. 对于Target Development Kit，选择 Stratix 10 GX L-tile or H-tile FPGA Development Kit。如果您选择开发套件，则会更改目标器件（在第4步中选择）以匹配开发套件上的器件。 对于Stratix 10 GX L-tile Development Kit，默认器件是1SG280LU2F50E2VG，而对于Stratix 10 GX H-tile Development Kit，默认器件是1SG280HU2F50E2VG。
  11. 点击Generate Example Design，生成工程文件和软件Executable and Linking Format (ELF)编程文件。
二级标题