仅对英特尔可见 — GUID: nnq1638814819168
Ixiasoft
2.1.1. DisplayPort 2.0 UHBR10 (10 Gbps)数据速率支持
DisplayPort 2.0支持的新数据速率最高达到10 Gbps (UHBR10),并且支持向后兼容任何DisplayPort 1.4数据速率。本发布版本中,唯一支持的设计实例变体是DisplayPort SST parallel loopback without PCR(DisplayPort SST并行环回不使用PCR)。
要支持DisplayPort 2.0 UHBR10数据速率:
- 请将MAX_LINK_RATE选择为10 Gbps以使能DisplayPort 2.0。
- 使能TX_SUPPORT_IM_ENABLE以便生成不使用PCR的设计实例变体。
- 需要100 MHz的新收发器refclk才能支持10 Gbps。
- 在数据速率切换期间需要Refclk切换。
- 支持DisplayPort 2.0的FMC卡:仅Bitec FMC Revision 8
选择MAX_LINK_RATE 10 Gbps将SYMBOLS_PER_CLOCK固定在4。DisplayPort英特尔®FPGA IP支持的MAX_LINK_RATE 10 Gbps输出每通道rx/tx_parallel_data为40位数据宽度。DisplayPort英特尔®FPGA IP将并行数据宽度分别重新映射成8B/10B通道编码数据路径和128B/132B通道编码数据路径。
默认情况下选择MAX_LINK_RATE 10 Gbps会启用RX_GPU_MODE。仅在GPU模式下支持DisplayPort 2.0 sink接收器,而该模式需要 Nios II® 控制器和Software Sink API。
在software/dp_demo文件夹中,rx_utils.c更新了Sink DPCP capability寄存器来支持DisplayPort 2.0。下表列出了DPCD寄存器。
DPCD寄存器地址 | 位 | 描述 | 设计实例默认值 |
---|---|---|---|
0x0006h/0x2206h | MAIN_LINK_CHANNEL_CODING_CAP
|
||
0 | 8b10b_DP_SUPPORTED 强制设置为1 |
1’b1 | |
1 | 128b132b_DP_SUPPORTED 针对支持128b/132b DP Link Layer的DPRX而设置 |
1’b1 | |
0x2215h | 128b132b_SUPPORTED_LINK_RATES 仅当MAIN_LINK_CHANNEL_CODING_CAP中的128b132b_DP_SUPPORTED位对128b/132b DP Link Layer设置为DPCD 0x2206h[1] = 1时有效 |
||
0 | 10 Gbps per Lane Support 指示是否支持与UHBR10关联的链路速率。
|
1'b1(支持10Gbps) |
|
1 | 20 Gbps per Lane Support 指示是否支持与UHBR20关联的链路速率。
|
1’b0( 不支持) |
|
2 | 13.5 Gbps per Lane Support 指示是否支持与UHBR13.5关联的链路速率。
注: 对13.5 Gbps/lane的支持为可选,即使对于支持20 Gbps/lane的 DPRX也是如此。
|
1’b0( 不支持) |
|
0x2216h | 128b132b_DP_TRAINING_AUX_RD_INTERVAL 仅对128b/132b DP链路层有效。 |
||
6:1 | 128b132b_DP_TRAINING_AUX_RD_INTERVAL 通过SCR更新DP v2.0 Errata E10。 主链路训练序列期间的Link Status/Adjust Request读取间隔。 该间隔为(128b132b_DP_TRAINING_AUX_RD_INTERVAL值+1)×128b132b_DP_TRAINING_AUX_RD_INTERVAL_UNIT 最大值为256毫秒。 |
7’h3F (选择128ms) |
|
0 | 128b132b_DP_TRAINING_AUX_RD_INTERVAL_UNIT 通过SCR更新DP v2.0 Errata E10。
|
1’b1 |