仅对英特尔可见 — GUID: xgw1475806723185
Ixiasoft
2.6. 硬件设置
DisplayPort英特尔®FPGA IP设计实例支持 8Kp30,并执行loop-through循环实现标准DisplayPort视频流。
- 要运行硬件测试,请将启用DisplayPort的源器件连接到DisplayPort FMC子卡sink接收器输入。
- DisplayPort sink接收器将端口解码为标准视频流并将其发送到clock recovery core。
- 时钟恢复内核综合原始视频像素时钟,以与接收到的视频数据一起传输。
注: 您需要时钟恢复功能才能在不使用帧缓冲区的情况下生成视频。
- 然后,时钟恢复内核将视频数据发送到DisplayPort源和Transceiver Native PHY TX块。
- 将DisplayPort FMC子卡source端口连接到显示器以显示图像。
LED | 功能 |
---|---|
USER_LED_G[0] | 此LED指示源已成功进行lane训练。 此时,IP核置位rx0_vid_locked。 |
USER_LED_G[2:1] | 这些LED指示RX链路速率。
|
USER_LED_R[3:0] | 这些LED点亮指示设计实例lane数。
|