DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南

下载 PDF
ID 683887
日期 9/14/2022
Public
文档目录
文档目录 x
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 2. 并行环回 设计实例 3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档 5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. DisplayPort英特尔®FPGA IP设计实例参数
1.5. 编译和测试设计 x
1.5.1. 重新生成ELF文件
2. 并行环回 设计实例 x
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 2.3. 设计组件 2.4. 时钟方案 2.5. 接口信号和参数 2.6. 硬件设置 2.7. 仿真测试台 2.8. DisplayPort收发器重配置流程 2.9. 收发器Lane的配置
2.1. 英特尔® Stratix® 10 DisplayPort SST并行环回设计特性 x
2.1.1. DisplayPort 2.0 UHBR10 (10 Gbps)数据速率支持 2.1.2. DisplayPort 2.0 UHBR20 (20 Gbps) 数据速率支持 2.1.3. 启用自适应同步支持
2.2. 英特尔® Stratix® 10 DisplayPort SST TX-only（仅TX）或着 RX-only（仅RX）设计特性 x
2.2.1. 英特尔® Stratix® 10 DisplayPort SST TX-only设计特性 2.2.2. 英特尔® Stratix® 10 DisplayPort SST RX-only设计特性
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例 x
3.1. 高带宽数字内容保护(HDCP) 3.2. 使用DisplayPort的HDCP设计实例架构 3.3. Nios II处理器软件流程 3.4. 设计预排（Design Walkthrough） 3.5. FPGA设计中嵌入的加密密钥保护 3.6. 调试指南
3.4. 设计预排（Design Walkthrough） x
3.4.1. 设置硬件 3.4.2. 生成设计 3.4.3. 包含HDCP产品密钥 3.4.4. 编译设计 3.4.5. 查看结果
3.4.3. 包含HDCP产品密钥 x
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) 3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1)
3.4.3.1. 将纯HDCP产品密钥存储在FPGA中 (Support HDCP Key Management = 0) (chpt 3.4.3.1) x
3.4.3.1.1. 从DCP秘钥文件来的HDCP秘钥映射 3.4.3.1.2. hdcp1x_tx_kmem.v和hdcp1x_rx_kmem.v文件 3.4.3.1.3. hdcp2x_rx_kmem.v文件 3.4.3.1.4. hdcp2x_tx_kmem.v文件
3.4.3.2. 将加密的HDCP产品密钥存储在外部闪存或EEPROM中(Support HDCP Key Management = 1) x
3.4.3.2.1. 英特尔KEYENC 3.4.3.2.2. 密钥下载配置工具（Programmer）
3.4.5. 查看结果 x
3.4.5.1. LED功能
3.5. FPGA设计中嵌入的加密密钥保护 x
3.5.1. 安全考量
3.6. 调试指南 x
3.6.1. HDCP状态信号 3.6.2. 修改HDCP软件参数 3.6.3. 常见问题解答(FAQ)
1. DisplayPort英特尔®FPGA IP设计实例快速入门指南
2. 并行环回 设计实例
3. 英特尔® Stratix® 10 器件通过DisplayPort的HDCP设计实例
4. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南存档
5. DisplayPort 英特尔® Stratix® 10 FPGA IP设计实例用户指南修订历史

3.5. FPGA设计中嵌入的加密密钥保护

很多FPGA设计实现加密，并且经常需要在FPGA比特流中嵌入密钥。在较新的器件系列中(例如 英特尔® Stratix® 10和英特尔Agilex)有一个Secure Device Manager模块可以安全地提供和管理这些密钥。在没有这些功能的情况下，您可以通过加密来保护FPGA比特流的数据内容，包括任何嵌入的秘密用户密钥。

可以在您的设计环境中保持用户密钥安全，并且最好使用自动安全进程将其添加到设计中。以下步骤显示了如何使用 英特尔® Quartus® Prime工具来实现该进程。
  1. 在非安全环境下，在 英特尔® Quartus® Prime中开发和优化HDL。
  2. 将设计转移到安全环境并实现自动化进程来更新密钥。片上存储器嵌入密钥值。更新密钥时，存储器初始化文件(.mif)可以更改，并且“quartus_cdb --update_mif”汇编程序流程可以更改HDCP保护密钥而无需重新编译。此步骤运行速度非常快，并保留了原始时序。
  3. 然后， 英特尔® Quartus® Prime比特流使用FPGA密钥加密，最后才将加密的比特流传输回非安全环境以进行最终测试和部署。
建议禁用所有能够从FPGA恢复密钥的调试访问。您可以通过禁用JTAG端口来完全禁用调试功能，或者有选择地禁用并查看没有调试功能(例如在系统存储器编辑器或Signal Tap)能够恢复密钥。有关使用FPGA安全功能的更多信息，包括如何加密FPGA比特流和配置安全选项(例如禁用JTAG访问)的具体步骤，请参阅Intel Stratix 10 Device Security User Guide
注： 您可以考虑使用MIF存储中密钥的另一个密钥进行混淆或加密的附加步骤。

本章节内容
安全考量

相关信息
二级标题