仅对英特尔可见 — GUID： mwh1409958518565
Ixiasoft
1.1. 术语
本章常使用以下术语。
-
project (工程):一个 Intel® Quartus® Prime工程包含设计文件，设置和编译设计所需要的约束文件。
-
revision (修订版本):在 Intel® Quartus® Prime软件中，修订版本是一组分配和设置，用于一个版本的设计。一个 Intel® Quartus® Prime工程可以有几个修订版本，每个修订版本有各自的一组分配和设置。 修订版本可帮助您将设计的几个版本组织成一个工程。
-
incremental compilation (增量编译): 这是 Intel® Quartus® Prime软件的一个功能，在之前编译工程后所修改的设计的部分的实现进行更改的同时，使您能够保留之前编译设计中未更改部分的结果。主要优点包括时序保存和编译时间缩短(因为只对被更改的逻辑进行编译)。
-
partition (分区):您可以沿逻辑层次边界对设计进行分区。每个设计分区都被独立合成，然后合并成一个完整的网表，用于进一步的编译阶段。 通过使用 Intel® Quartus® Prime增量编译流程，您可以在特定的保留级别保留未更改分区的结果。例如，您可以在post-synthesis或者post-fit上设置保留级别，用于改变设计某些部分的迭代编译。一个分区只是设计的一个逻辑分区，未必是指器件上的物理位置。然而，通过使用布局规划分配(floorplan assignment)，可以将一个分区与FPGA的一个特定区域进行关联。
关于设计分区的详细信息，请参考 Intel® Quartus® Prime Handbook中的Best Practices for Incremental Compilation Partitions and Floorplan Assignments章节。
-
LogicLock region (LogicLock区域):LogicLock区域对设计中的逻辑布局进行约束。您可以将一个设计分区与一个LogicLock区域进行关联，将此分区中的逻辑布局约束成FPGA的特定物理区域。
关于LogicLock区域的详细信息，请参考 Intel® Quartus® Prime Handbook Volume 2中的Analyzing and Optimizing the Design Floorplan章节。
-
PR project (PR工程):任何使用PR功能的 Intel® Quartus® Prime设计工程。
-
PR region (PR区域):在PR工程中具有关联的连续LogicLock区域的设计分区。PR工程可以有一个或多个可被独立地部分重配置的PR区域。PR区域也可以指PR分区。
-
static region (静态区域):PR工程中所有PR区域之外的区域，不能通过部分重配置进行重编程(除非重编程整个FPGA)。此区域称为静态区域，或者固定区域。
-
persona(角色):一个PR区域有多个实现。每个实现称为一个角色(persona)。PR区域可以有多个角色。相比之下，静态区域只有一个实现或者角色。
-
PR control block (PR控制时钟):FPGA中的专用模块，处理PR请求，握手协议并验证CRC。
-
PR IP Core: Altera soft IP，可用于配置FPGA中的PR控制模块来管理PR比特流源。
相关信息