仅对英特尔可见 — GUID: mwh1409958524204
Ixiasoft
1.3. 部分重配置模式
在Altera FPGA器件上实现一个设计时,您的设计实现由存储在FPGA内部CRAM中的比特控制。
您可以在SCRUB模式或AND/OR模式下使用部分重配置。您所选择的模式会以本章后面所述的方式影响您的PR流程。
CRAM比特控制设计中的单独LAB,MLAB,M20K存储器模块,DSP模块和路由多路复用器(routing multiplexer)。CRAM比特被组织成一种帧结构,代表对应于PFGA上特定位置的垂直区域。如果在非PR流程中更改设计并对FPGA进行重配置,那么此进程将所有CRAM比特重新加载到新功能中。
非PR流程中使用的配置比特流不同于PR流程中使用的配置比特流。除了标准数据和CRC校验位之外,用于部分重配置的配置比特流还包括用于指示PR控制模块对部分重配置的数据进行处理的指令。
写入CRAM的配置比特流被组织成配置帧。如果一个LAB列通过多个PR区域,那么这些区域共享一些编程帧。