仅对英特尔可见 — GUID： mwh1409958587879
Ixiasoft
1.12.3. PR区域中的MLAB模块
Stratix V器件包括称为MLAB的复用模块，可用于为用户逻辑实现RAM或LAB。
本节对在Stratix V器件中使用MLAB模块(有时也称为LUT-RAM)进行PR设计时的限制作了描述。
如果您的设计使用MLABS作为LUT RAM，那么必须使用区域内所有可用的MLAB比特。
| PR模式 |
PR区域中的存储器类型 |
Stratix V Production |
|---|---|---|
| SCRUB mode |
LUT RAM (no initial content) |
OK |
| LUT ROM and LUT RAM with your initial content |
OK |
|
| AND/OR mode |
LUT RAM (no initial content) |
设计运行时：在部分重配置之前将1写入所有位置 编译时：通过初始化文件(. mif)将每个新角色(persona)中的所有存储器位置都明确地初始化成1。 |
| LUT ROM and LUT RAM with your initial content |
No |
如果您的设计不使用任何MLAB模块作为RAM，那么以下讨论将不适用。下面列出的限制是特定器件中的硬件限制的结果。
Stratix V产品器件的限制
使用SCRUB模式时：
- 无初始化内容的LUT-RAM，有初始化内容的LUT-RAM和LUT-ROM可以在PR区域内的MLAB中实现而没有任何限制。
使用AND/OR模式时：
- 有初始化内容的LUT-RAM或者LUT-ROM不能在PR区域中实现。
- PR区域内MLAB中的无初始化内容的LUT-RAM受以下限制支持。
- MLAB模块包含640比特的存储器。设计中PR区域中的LUT RAM必须占用所有的MLAB比特，您不应使用部分MLAB。
- 您必须在设计中包含控制逻辑，您可以通过控制逻辑对PR区域内使用的所有MLAB位置的进行写操作。
- 使用此控制逻辑，开始PR进程之前，在PR区域中的每个MLAB RAM比特上写入'1'。这用于解决部分重配置期间的伪EDCRC错误。
- 您还必须指定一个.mif，在PR完成后立即将所有MLAB RAM比特设置为'1'。
- ROM不能在MLAB (LUT-ROM)中实现。
- 在PR设计的静态区域中使用MLAB是没有限制的。
关于详细信息，请参考Stratix V Handbook中的以下文档：