仅对英特尔可见 — GUID: mwh1409958520941
Ixiasoft
1.1.1. 确定用于部分重配置的资源
您可以使用部分重配置仅对由配置RAM (CRAM)控制的FPGA内核架构中的LAB,嵌入式存储器模块和DSP模块等资源进行配置。
外设中的功能(如GPIO或I/O寄存器)由I/O配置比特控制,因此无法进行部分重配置。用于GCLK和QCLK的时钟多路复用器也不可部分可重配置,因为它们由I/O外设比特(I/O periphery bit)控制。
图 1. 可部分重配置的资源
这些是Stratix V器件中的资源模块类型。
硬件资源模块 |
重配置模式 |
---|---|
逻辑模块 |
部分重配置 |
数字信号处理 |
部分重配置 |
储存器模块 |
部分重配置 |
收发器 |
动态重配置ALTGX_Reconfig |
PLL |
动态重配置ALTGX_Reconfig |
内核路由(Core Routing) |
部分重配置 |
时钟网络 |
时钟网络源不能被更改,但驱动时钟网络的PLL可以被动态重配置。 |
I/O模块和其他外设 |
不支持 |
通过使用动态重配置可对Altera FPGA中的收发器和PLL进行重配置。有关动态重配置的更多信息,请参考Stratix V Handbook中的Dynamic Reconfiguration in Stratix V Devices章节。
相关信息