仅对英特尔可见 — GUID： mwh1409958549498
Ixiasoft
1.6.3. PR控制信号接口
您可以使用 Intel® Quartus® Prime Assembler和Convert Programming File实用程序生成全芯片配置和部分重配置所需的不同比特流。 用于部分重配置的编程比特流包含重配置每个部分区域所需的指令(操作码)以及配置位。使用外部主机时，控制模块上的接口端口映射到FPGA管脚。使用内部主机时，这些信号在FPGA的内核中。当使用PR IP core作为内部主机时，按照Partial Reconfiguration IP Core User Guide中的描述，正确地地连接PR IP core上的信号，并按照说明在FPGA上启动PR进程。如果不使用PR IP core，那么要确保您要解这些PR接口信号。
图 11. 部分重配置接口信号
这些握手(handshaking)控制信号用于部分重配置。
- PR_DATA：配置比特流在PR_ DATA[ 15:0]上发送，与Clk同步。
- PR_DONE：从CB发送到控制逻辑表明PR已完成。
- PR_READY：从CB发送到控制逻辑表明CB准备好从控制逻辑接受PR数据。
- CRC_Error：从器件的CRC模块生成的CRC_Error，用于决定遇到CRC_Error时是否再次重配置一个区域。
- PR_ERROR：从CB发送到控制逻辑表明部分重配置期间的一个错误。
- PR_REQUEST：从控制逻辑发送到CB表明准备开始PR进程。
- corectl：决定是从内部执行重配置还是通过管脚执行重配置。