仅对英特尔可见 — GUID： jbr1457479122789
Ixiasoft
1.5. Hyper-Aware（超感知）设计流程
Intel® Quartus® Prime Pro Edition Compiler有助于您充分利用 Intel® Stratix® 10和 Intel® Agilex™ 器件中的 Intel® Hyperflex™ 体系结构。使用Hyper-Aware设计流程可缩短设计周期并优化性能。
Hyper-Aware设计流程结合自动寄存器重定时（Hyper-Retiming）和针对性时序收敛建议（Fast Forward Compilation）实现，最大限度利用Hyper-Register并推动 Intel® Stratix® 10和 Intel® Agilex™ 器件达到最高性能。
Hyper-Aware设计流程
Hyper-Retiming
Intel® Hyperflex™ 体系结构的关键创新在于每个布线段和块输入中添加多个Hyper-Register。通过最大限度使用Hyper-Register提高设计性能。Hyper-Register的广泛应用提高了寄存器之间时间延迟的平衡并缓解了关键路径延迟。Hyper-Retiming将寄存器从ALM移出并在适当时候将其重定时为Hyper-Register。Hyper-Retiming在适配期间自动运行，且仅需最小限度工作量，就能实现性能的显著提高。
图 22. Hyper-Register体系结构
快进编译（Fast-Forward Compilation）
如果您不止需要优化Hyper-Retiming，则可运行Fast Forward编译生成时序收敛建议，从而打破关键性能瓶颈。Fast Forward编译精确显示通过RTL变化产生最大影响的位置，并报告从每个变化中预期获取的性能收益。Fitter不会自动对RAM和DSP块进行寄存器重定时。但是，Fast Forward会分析显示此优化的潜在性能优势。
Fast-Forward编译识别添加流水线阶段（Hyper-Pipelining）的最佳位置，以及每种情况下预期的性能优势。修改RTL将流水线阶段布置在每个时钟域边界后， Hyper-Retimer会自动将时钟域内的寄存器放置在最佳位置，以最大限度提高性能。在RTL中实施此建议以获得类似结果。完成任何更改后，重新运行Hyper-Retimer直到结果符合性能和时序要求。Fast Forward编译不会作为完整编译的一部分自动运行。使能或运行Compilation Dashboard中的Fast Forward compilation。
| 优化步骤 | 技术 | 说明 |
|---|---|---|
| Step 1 | Hyper-Retiming | Retimer将现有寄存器移动到Hyper-Register中。 |
| Step 2 | Fast Forward Compile | Compiler生成特定于设计的时序收敛建议并预测性能提升情况。 |
| Step 3 | Hyper-Pipelining | 使用Fast Forward编译来识别在RTL中添加新寄存器和流水线阶段的位置。 |
| Step 4 | Hyper-Optimization | Hyper-Retiming和Hyper-Pipelining之外的设计优化，例如：重构回路，消除控制逻辑限制以及减少长距离路径沿线的延迟。 |
Hyper-Aware设计流程包含本章详细介绍的高级步骤如下：
- Run the stage during the Fitter期间运行Retime阶段以自动将ALM寄存器重定时为Hyper-Register。
- 查看Compilation Report中的重定时结果。
- 如需进一步优化性能，可运行Fast Forward编译。
- 查看Fast Forward时序收敛建议。
- 在RTL中实现适当Fast Forward建议。
- 通过Retime阶段重新编译设计。
图 23. Hyper-Aware设计流程