Intel® Quartus® Prime Pro Edition用户指南: 设计编译

ID 683236
日期 12/16/2019
Public
文档目录

1.3.3.5. 定案阶段报告

Finalize阶段报告说明最终布局和路由选择操作,包括:
  • HSLP摘要。对于 Intel® Arria® 10 Intel® Cyclone® 10 GX设计,Compiler将不必要的tile转换成High-Speed或Low-Power(HSLP)tile。
  • Post-route保留修整数据。对于 Intel® Stratix® 10 Intel® Agilex™ 设计,Compiler保留Retime阶段后短距离路径违规。通过沿路径添加路由线,Fitter在Fitter(Finalize)阶段期间识别并纠正具有保持违规的短距离路径。
图 14. 定案阶段报告( Intel® Stratix® 10设计)