仅对英特尔可见 — GUID: jbr1444155365095
Ixiasoft
1.6. 完整编译流程(Full Compilation Flow)
使用如下步骤运行 Intel® Quartus® Prime工程的完整编译。完整编译包括IP Generation(IP生成),Analysis & Synthesis(分析和综合),Fitter(适配器),Timing Analyzer(时序分析器)以及您使能的任何可选Compiler模块。
- 运行完整编译前,指定以下工程设置:
- 指定目标FPGA器件或开发套件,点击Assignments > Device。
- 为目标FPGA器件指定器件和管脚选项,点击Assignments > Device > Device and Pin Options。
- 指定影响编译处理时间和网表保留的选项,请点击Assignments > Settings > Compilation Process Settings。
- 指定Compiler高级优化策略,点击Assignments > Settings > Compiler Settings。指定Balanced策略, 或针对Performance,Area,Routability,Power或Compile Time进行优化。Compiler针对您指定的优化目标运行。优化模式详细说明这些选项。
- 为综合和适配指定综合算法和其他Advanced Settings,请点击Assignments > Settings > Compiler Settings。开启Enable Intermediate Fitter Snapshots以默认保留完整编译后的规划,布局,布线和重定时快照。
- 为正确操作设计指定所需时序条件。点击Tools > Timing Analyzer。
- 要运行完整编译,点击Processing > Start Compilation。
注:
- 如果开启Enable Intermediate Fitter Snapshots (Assignments > Settings > Compiler Settings),则Compiler仅默认保留完整编译期间的规划,布局,布线和重定时快照以节省处理时间。
- 默认情况下,完整编译期间不运行Early Place(早期布局)。完整编译期间使能Early Place,点击Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)以修改Run Early lace during compilation选项。