仅对英特尔可见 — GUID： ytj1533931508178
Ixiasoft
1.7.3. 创建设计分区
设计分区是逻辑命名的层次边界，可将其约束到设计实例中。定义一个设计分区可支持优化和锁定各个块的编译结果。然后可选择导出设计分区编译结果以复用于另一环境，如，复用于另一工程。
图 38. 设计层次中的设计分区
按照如下步骤创建并修改设计分区：
- Intel® Quartus® Prime软件中，打开要进行分区的工程。
- 运行以下其中一个命令生成综合或最终编译结果：
- 点击Processing > Start > Start Analysis & Synthesis生成综合后的编译结果。
- 点击Processing > Start Compilation生成最终编译结果。
- 在Project Navigator中，右键单击Hierarchy选项卡中的实例，点击Design Partition > Set as Design Partition。
图 39. 从Project Hierarchy创建Design Partition
- 查看并编辑工程中的所有设计分区，点击Assignments > Design Partitions Window。
图 40. 设计分区窗口（Design Partitions Window）
- 在Design Partitions Window中指定设计分区的属性。可用设置如下：
表 13. 设计分区设置 选项 说明 Partition Name 指定分区名称。每个分区名称必须唯一，且仅由字母数字字符组成。 Intel® Quartus® Prime软件自动为每个工程修订创建顶层（|）"root_partition" 。 Hierarchy Path 对约束到分区的实体实例指定层次路径。可在Create New Partition对话框中指定该值。根分区层次路径为|。 Type 双击指定分区类型以控制Compiler如何处理和实现分区： - Default—标识标准分区。Compiler使用关联设计源文件处理分区。
- Reconfigurable—标识局部可重配置流程中可重新配置的分区。指定Reconfigurable类型保留综合结果，同时允许对PR流程中的分区进行调整。
- Reserved Core—标识基于块的设计流程中的分区，保留该分区并通过Consumer复用器件外设实现核心开发。
Preservation Level 对分区指定一个保留级别， 如下： - Not Set—未指定保留级。分区从源文件编译。
- synthesized—使用综合快照进行分区编译。
- final—使用最终快照进行分区编译。
Empty 指定Compiler可跳过的空分区。在同一分区中该设置与Reserved Core和Partition Database File设置不兼容。Preservation Level必须为Not Set。空分区不能有任何子分区。 Partition Database File 指定Compiler在分区编译期间使用的Partition Database File（.qdb）。导出需要重复使用的编译阶段的.qdb（综合或最终）。将.qdb约束到某个分区以在另一环境下重复使用这些结果。 Entity Re-binding - PR Flow—指定替代每个实现版本中个体的实体。
- Root Partition Reuse Flow —指定替代使用者工程中保留核心逻辑的实体。
Color 指定Chip Planner和Design Partition Planner显示中分区的颜色代码。 Post Synthesis Export File 每次运行Analysis & Synthesis，自动将分区综合后编译结果导入指定.qdb。可自动导出无保留主分区的任何设计分区，包括root_partition。 Post Final Export File 每次运行Analysis & Synthesis，自动将分区综合后编译结果导入指定.qdb。可自动导出无保留主分区的任何设计分区，包括root_partition。