仅对英特尔可见 — GUID: jbr1443210066836
Ixiasoft
1.3.3.1. 规划阶段报告
Plan阶段报告将说明在Fitter的外设规划阶段发现的I/O,接口和控制信号。
图 5. 规划阶段报告( Intel® Arria® 10和 Intel® Cyclone® 10 GX设计)
对于 Intel® Arria® 10和 Intel® Cyclone® 10 GX设计,Plan阶段包括Global & Other Fast Signals Summary报告,允许用于验证被Compiler提升为全局时钟的时钟。 Intel® Stratix® 10和 Intel® Agilex™ 设计中Early Place阶段之后进行时钟规划。