Intel® Quartus® Prime Pro Edition用户指南: 设计编译

下载 PDF
ID 683236
日期 12/16/2019
Public
文档目录
文档目录 x
1. 设计编译 2. 缩短编译时间 3. Intel® Quartus® Prime Pro Edition用户指南设计编译存档 A. Intel® Quartus® Prime Pro Edition用户指南
1. 设计编译 x
1.1. 编译概述 1.2. 设计综合 1.3. 设计布局和布线 1.4. 增量式优化流程 1.5. Hyper-Aware（超感知）设计流程 1.6. 完整编译流程（Full Compilation Flow） 1.7. 导出编译结果 1.8. 综合语言支持 1.9. Compiler优化技术 1.10. 综合设置参考 1.11. Fitter设置参考 1.12. 设计编译修订历史
1.1. 编译概述 x
1.1.1. 编译流程 1.1.2. 编译层次
1.2. 设计综合 x
1.2.1. 运行综合 1.2.2. 查看综合报告
1.2.1. 运行综合 x
1.2.1.1. 综合期间保留寄存器
1.3. 设计布局和布线 x
1.3.1. 使用Compilation Dashboard 1.3.2. 运行Fitter 1.3.3. 查看Fitter报告
1.3.2. 运行Fitter x
1.3.2.1. Fitter命令 1.3.2.2. 使能物理综合优化
1.3.3. 查看Fitter报告 x
1.3.3.1. 规划阶段报告 1.3.3.2. 布局阶段报告 1.3.3.3. 布线阶段报告 1.3.3.4. 重定时阶段报告 1.3.3.5. 定案阶段报告
1.3.3.2. 布局阶段报告 x
1.3.3.2.1. 全局信号可视化报告
1.3.3.3. 布线阶段报告 x
1.3.3.3.1. 全局布线器线缆利用情况
1.4. 增量式优化流程 x
1.4.1. Synthesis或Fitting期间的并发分析（Concurrent Analysis） 1.4.2. 分析Compiler快照 1.4.3. 早期布局流程 1.4.4. 规划阶段后验证外设（I/O）
1.4.3. 早期布局流程 x
1.4.3.1. 早期布局后的时钟规划 1.4.3.2. Early Place后运行late_place
1.5. Hyper-Aware（超感知）设计流程 x
1.5.1. Step 1：运行寄存器重定时 1.5.2. Step 2：查看Retiming结果 1.5.3. Step 3：运行Fast Forward编译和Hyper-Retiming 1.5.4. Step 4：查看Hyper-Retiming结果 1.5.5. Step 5：实现Fast Forward建议
1.5.2. Step 2：查看Retiming结果 x
1.5.2.1. 查找关键链
1.5.3. Step 3：运行Fast Forward编译和Hyper-Retiming x
1.5.3.1. HyperFlex设置
1.5.4. Step 4：查看Hyper-Retiming结果 x
1.5.4.1. Clock Fmax Summary Report 1.5.4.2. Fast Forward Details Report（Fast Forward详情报告）
1.5.5. Step 5：实现Fast Forward建议 x
1.5.5.1. 重定时限制和解决方法
1.7. 导出编译结果 x
1.7.1. 导出版本兼容的编译数据库 1.7.2. 导入版本兼容的编译数据库 1.7.3. 创建设计分区 1.7.4. 导出设计分区 1.7.5. 重复使用设计分区 1.7.6. 查看Quartus数据库文件信息 1.7.7. 清除编译结果
1.7.6. 查看Quartus数据库文件信息 x
1.7.6.1. QDB文件属性类型
1.8. 综合语言支持 x
1.8.1. Verilog和SystemVerilog综合支持 1.8.2. VHDL综合支持
1.8.1. Verilog和SystemVerilog综合支持 x
1.8.1.1. Verilog HDL输入设置（设置对话框） 1.8.1.2. 设计库 1.8.1.3. Verilog HDL配置 1.8.1.4. 初始构造和存储器系统任务 1.8.1.5. Verilog HDL宏
1.8.1.3. Verilog HDL配置 x
1.8.1.3.1. 层次性设计配置
1.8.2. VHDL综合支持 x
1.8.2.1. VHDL输入设置（设置对话框） 1.8.2.2. VHDL标准库和程序包 1.8.2.3. VHDL等待概念
1.9. Compiler优化技术 x
1.9.1. 优化模式 1.9.2. 允许寄存器重定时 1.9.3. 自动门控时钟转换 1.9.4. 使能中间Fitter快照（Intermediate Fitter Snapshot） 1.9.5. Fast Preserve选项 1.9.6. 分形综合优化
1.9.6. 分形综合优化 x
1.9.6.1. 使能或禁用用Fractal Synthesis
1.10. 综合设置参考 x
1.10.1. 高级综合设置（Advanced Synthesis Settings）
2. 缩短编译时间 x
2.1. 影响编译结果的因素 2.2. Compilation Time Advisor 2.3. 缩短总编译时间的策略 2.4. 缩短综合时间和综合网表优化时间 2.5. 缩短布局时间 2.6. 缩短路由选择时间 2.7. 缩短静态时序分析时间 2.8. 设置步骤优先 2.9. 缩短编译时间修订历史
2.3. 缩短总编译时间的策略 x
2.3.1. 运行Rapid Recompile 2.3.2. 使能多处理器编译 2.3.3. 使用基于块的编译 2.3.4. 禁用寄存器上电初始化
2.4. 缩短综合时间和综合网表优化时间 x
2.4.1. 缩短综合时间和综合网表优化时间的设置 2.4.2. 使用适当编码样式缩短综合时间
2.5. 缩短布局时间 x
2.5.1. 布局工作量乘法器设置
2.6. 缩短路由选择时间 x
2.6.1. 使用Chip Planner识别路由选择拥塞
2.6.1. 使用Chip Planner识别路由选择拥塞 x
2.6.1.1. 路由选择拥塞区域 2.6.1.2. HDL编码样式造成的拥塞
1. 设计编译
2. 缩短编译时间
3. Intel® Quartus® Prime Pro Edition用户指南设计编译存档
A. Intel® Quartus® Prime Pro Edition用户指南

1.12. 设计编译修订历史

本文档修订历史如下。
文档版本 Intel® Quartus® Prime版本 修订内容
2019.10.20 19.3.0
  • 添加了“自动门控时钟转换”主题。
  • 更新了关于小型乘法器的自动分形综合的“分形综合优化”和“使能或禁用分形综合”主题。
2019.09.30 19.3.0
  • 添加了关于 Intel® Agilex™ 器件的全面支持。
  • 添加了“全局信号可视化报告”主题。
  • 添加“全局路由器线缆利用情况图”主题。
  • 添加了“Fast Preserve Option”主题。
  • 重新排列主题顺序以对应设计流程。
2019.07.02 19.1
  • 对“分形综合优化”主题稍作修改。
  • 在关于使能分形综合工程内的“运行综合”步骤3a中添加注释。
  • 在“部分重新配置设计指导”中添加关于 PRESERVE_FANOUT_FREE_NODE综合的详细信息。
  • 更正了“步骤3：运行Fast Forward Compile和 Hyper-Retiming”中的笔误。
  • 删除了“Enabling Timing-Driven Synthesis”主题。
2019.04.01 19.1
  • 在“运行综合”中，删除了关于工程内使能分形综合的步骤。
  • 更新了“分形综合优化”主题以说明乘法器正则化和计算包运算现在支持有符号的乘法功能。
2019.01.03 18.1.0
  • 在”编译概述”中添加了快照说明并与“导出设计分区”和“导出版本兼容编译数据库"中的内容相连接。
2018.10.19 18.1.0
  • 说明Rapid Recompile on Enable Intermediate Fitter Snapshots选项的依存关系。
2018.09.24 18.1.0
  • 说明使能或禁用中间Fitter快照的选项并相应更新了编译流程和dashboard的说明。
  • 添加了“导出编译结果部分及副主题”。
  • 在“导出版本兼容编译数据库”主题中说明了完整芯片数据的移植。
  • 在“导出设计分区”话题中说明了自动.qdb分区导出。
  • 在“查看Quartus Database文件信息”中说明了查看QDB文件元数据。
  • 为新选项添加了“分形综合优化”主题并更新了“运行综合”主题步骤。
  • 说明了新编辑器优化模式并介绍了通过.qsf添加的扩展优化模式时出现的注意事项。
  • 说明了新全局信号可视化报告
  • 添加了“影响编译结果的因素”主题。
  • 添加了“使用Compilation Dashboard”主题。
  • 添加了关于Enable Auto-Pipelining设置的说明。
  • 为“高级综合设置”添加了Enable Formal Verification Support的说明。
  • 为“高级综合设置”添加了关于Report PR Initial Values as Errors的选项说明。
  • 为“高级综合设置”添加了关于Size of the Latch Report的选项说明。
  • 在“高级综合设置”中添加了关于Size of the PR Initial Conditions Report选项的说明。
  • 为"Fitter设置参考”中的Advanced Physical Synthesis选项添加了说明。
  • 为"Fitter设置参考”中的Allow DSP Retiming选项添加了说明。
  • 在"Fitter设置参考”中为Fitter选项的Allow Early Global Retiming添加了说明。
  • 在"Fitter设置参考”中为Fitter选项的Allow Hyper-Aware Register Chain Area Optimizations添加了说明。
  • 为"Fitter设置参考”中的Allow RAM Retiming选项添加了说明。
  • 在“Fitter设置参考”中为Fitter Messages选项中报告的实例节点数量添加了说明。
  • 为"Fitter设置参考”中的Physical Placement Effort选项添加了说明。
  • 为“Fitter设置参考”中Use Checkered Pattern as uninitialized RAM Content选项添加说明。
  • 更新了Auto设置中关于Safe State Machine选项的说明。
  • 删除了Ignore ROW GLOBAL Buffers选项支持。
  • 删除了Ignore CARRY Buffers选项支持。
  • 删除了Ignore CASCADE Buffers选项支持。
2018.05.07 18.0.0
  • 更新了Optimization Modes主题以添加Compile Time（积极）。
  • 将并发分析的内容从Early Place Flow话题重新安排到Concurrent Analysis During Synthesis or Fitting这个新主题中。
  • Rapid Recompile现在可支持 Intel® Stratix® 10器件。
  • 加强了Retime Stage Reports的说明。
  • 加强了Retime Stage说明以包含经典寄存器重定时。
表 41.  文档修订历史

日期

版本

修顶内容
2017.11.06 17.1.0
  • 添加了 Intel® Stratix® 10 Hyper-Aware设计流程，Hyper-Retiming，Fast Forward编译和Fast Forward Viewer支持。
  • 添加了高级HyperFlex设置主题。
  • 添加了Retiming Restrictions和Workarounds主题。
  • 添加了有关Fast Forward编译支持RAM和DSP模块重定时的声明。
  • 添加了并发分析主题。
  • 添加了分析Fitter快照主题。
  • 添加了Compilation Dashboard Early Place阶段控制图像。
  • 添加了早期布局后运行late_place话题。
  • Intel® 命名标准最新更新。
2017.05.08 17.0.0
  • 对 Cyclone® 10 GX器件的初始编译支持添加参考。
  • 说明了早期布局后的并发分析。
  • 更新了Timing Analyzer，Report，Setting和Concurrent Analysis控制的Compilation Dashboard。
  • 更新了高级综合设置中关于Auto DSP Block Replacement的说明。
  • 更新了关于Allow Register Retiming的Advanced Fitter Setting，并删除了淘汰的SSN Optimization选项。
  • 添加了Prevent Register Retiming主题。
  • 添加了Preserve Registers During Synthesis主题。
  • 删除了Safe State Machine逻辑选项的限制。
  • 为Partial Reconfiguration和Block-Based Design Flows添加了参考。
2016.10.31 16.1.0
  • 实现Intel品牌重塑。
  • 说明Compiler快照并添加了Analyzing Snapshot Timing主题。
  • 更新了工程目录结构图。
  • 说明了新的Fitter阶段菜单命令和报告。
  • 添加关于 Early Place Flow，Implement Flow和Finalize Flow的说明。
  • 为Fitter中的Incremental Optimization添加了说明。
  • 重新组织章节中的主题顺序。
  • 删除了已淘汰的Per-Stage Compilation (Beta)编译流程。
2016.05.03 16.0.0
  • 添加关于Fitter Plan，Place和Route阶段，报告和优化的说明。
  • 添加了Per-Stage Compilation (Beta)编译流程。
  • 添加了Compilation Dashboard信息。
  • 删除了Safe State Machine逻辑选项支持。以RTL编码安全状态。
  • 添加了Generating Dynamic Synthesis Report主题。
  • Quartus工程目录结构结构更新。
2015.11.02 15.1.0
  • 首版文档。
二级标题