仅对英特尔可见 — GUID: jbr1443212316061
Ixiasoft
1.2.1. 运行综合
可将设计综合作为完整编译中的一部分运行,或作为独立处理运行。运行综合前,请指定控制综合处理的设置。Message窗口动态显示进程信息,告警或错误。Analysis & Synthesis处理后,Synthesis报告提供关于您工程综合的详细信息。运行综合,请执行如下步骤。
- 通过有效设计文件创建或开启 Intel® Quartus® Prime工程以进行编译。
- 运行综合之前,请指定影响综合的设置和约束,如下:
- 为Verilog HDL输入文件综合指定选项,点击Assignments > Settings > Verilog HDL Input。
- 为VHDL输入文件综合指定选项,点击Assignments > Settings > VHDL Input。
- 指定影响编译处理时间的选项,请点击Assignments > Settings > Compilation Process Settings。
- 指定Compiler的高级优化策略和其他选项,点击Assignments > Settings > Compiler Settings。按照优化模式指定优化目标。
- 在Compiler Settings页面使能或禁用Enable Intermediate Fitter Snapshots选项以生成或保留运行完整编译时Plan、Place、Route和Retime阶段的快照。默认情况下Compiler不会生成这些过程中的快照。
- 要指定高级综合设置,请点击Assignments > Settings > Compiler Settings,然后点击Advanced Settings (Synthesis)。
- 考虑为耗尽所有DSP资源的计算密集型设计使能分形(fractal)综合,请参阅分形综合优化中的指南。
- 要运行综合,请点击Compilation Dashboard上的Synthesis。