Intel® Quartus® Prime Pro Edition用户指南: 设计编译

ID 683236
日期 12/16/2019
Public
文档目录

2.6.1.1. 路由选择拥塞区域

即使平均拥塞并不高,但有可能设计的特定类型路由选择中存在高拥塞区域。 可使用Chip Planner识别指定互连类型的高拥塞区域。
  • 可更改设计中的连接以减少路由选择拥塞。
  • 如果路由选择拥塞区域位于Logic Lock (Standard)区域中或Logic Lock (Standard)区域间,则更改或删除Logic Lock (Standard)区域并重新编译您的设计。
    • 如果路由选择时间仍就相同,则该时间属于设计和布局的特征
    • 如果路由选择时间缩短,可考虑更改Logic Lock (Standard)区域的大小,位置或内容来减少拥塞并缩短路由选择时间。