仅对英特尔可见 — GUID: mtr1423534384535
Ixiasoft
1.5.5. Step 5:实现Fast Forward建议
在设计RTL中实现Forward时序收敛建议并返回Retime阶段实现预测性能增益。需要实现的更改数量及类型取决于您的性能目标。 例如,如果通过异步清零信号的简单移除或转换就能达到目标fMAX,则在进行这些更改后可停止设计优化。但若需要其他性能,就请实现更多Fast Forward建议,例如各种技术,如下:
- 删除控制逻辑的限制,例如长反馈回路和状态机。
- 为了使用功能性等效前馈或预计算路径的重构逻辑,而非较长的组合式反馈路径。
- 降低链中“长路径”延迟。使用标准时序收敛技术降低延迟。组合逻辑,次优布局和布线拥塞都是导致路径延迟的原因。
- 在链中“长路径”中插入流水线阶段。长路径导致关键链中寄存器间的最大延迟。
- 增加延迟(或在链中“Short Path”中添加流水线阶段)。
- 探究性能并对代码实施RTL更改,直到达到所需的性能目标。