SDI II Intel® Stratix 10 FPGA IP设计实例用户指南

下载 PDF
ID 683368
日期 10/05/2020
Public
文档目录
文档目录 x
1. SDI II Intel® FPGA IP设计实例快速入门 2. SDI II Intel® FPGA IP设计实例详细说明 3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南 4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史
1. SDI II Intel® FPGA IP设计实例快速入门 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. SDI II Intel® FPGA 设计实例参数
1.5. 编译和测试设计 x
1.5.1. 连接和设置指南 1.5.2. 设计考量
2. SDI II Intel® FPGA IP设计实例详细说明 x
2.1. 并行环回设计实例 2.2. 串行环回设计实例 2.3. 设计组件 2.4. 时钟方案信号 2.5. 接口信号 2.6. 视频码型生成器参数 2.7. 硬件设置 2.8. 仿真测试台 2.9. 升级设计
1. SDI II Intel® FPGA IP设计实例快速入门
2. SDI II Intel® FPGA IP设计实例详细说明
3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南
4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史

2.9. 升级设计

将设计升级到更高版本时，可能需要添加，删除或编辑一些已生成文件。

从之前的 Intel® Quartus® Prime Pro Edition软件版本升级

  1. 点击IP Upgrade升级所有IP和Platform Designer文件。
  2. 如果是三速或多速设计，请将仿真运行脚本中的所有Native PHY配置文件位置更新到最新版本。例如，mentor.do文件中，按照如下行更新版本：
    vlog -sv \$USER_DEFINED_VERILOG_COMPILE_OPTIONS  "\$QSYS_SIMDIR/../rtl/du/sdi_rx_phy/altera_xcvr_native_a10_<version>/
sim/reconfig/altera_xcvr_native_a10_reconfig_parameters_CFG0.sv”
    注： 应该能够在上述行指定的文件夹中找到已更新的Native PHY 库路径。
  3. 在新版本 Intel® Quartus® Prime中生成相同配置的设计实例。
  4. 比较整个设计实例目录；将新文件复制到现有设计，从而以新文件替换已改变的文件。
二级标题