SDI II Intel® Stratix 10 FPGA IP设计实例用户指南

下载 PDF
ID 683368
日期 10/05/2020
Public
文档目录
文档目录 x
1. SDI II Intel® FPGA IP设计实例快速入门 2. SDI II Intel® FPGA IP设计实例详细说明 3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南 4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史
1. SDI II Intel® FPGA IP设计实例快速入门 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. SDI II Intel® FPGA 设计实例参数
1.5. 编译和测试设计 x
1.5.1. 连接和设置指南 1.5.2. 设计考量
2. SDI II Intel® FPGA IP设计实例详细说明 x
功能特性 2.1. 并行环回设计实例 2.2. 串行环回设计实例 2.3. 设计组件 2.4. 时钟方案信号 2.5. 接口信号 2.6. 视频码型生成器参数 2.7. 硬件设置 2.8. 仿真测试台 2.9. 升级设计
1. SDI II Intel® FPGA IP设计实例快速入门
2. SDI II Intel® FPGA IP设计实例详细说明
3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南
4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史

2. SDI II Intel® FPGA IP设计实例详细说明

SDI II Intel® FPGA IP核包含 Intel® Stratix® 10 器件的设计实例。
  • 有外部VCXO的并行环回
  • 无外部VCXO的并行环回
  • 串行环回

功能特性

  • 所有设计在早期调试阶段都使用LED状态。
  • 单工串行环回设计包含RX和TX选项。如需仅使用RX或TX组件，请从设计中移除不相关的块。
    用户要求 保留 移除
    RX Only RX Top
    • TX Top
    TX Only TX Top
    • RX Top
图 7.  Intel® Stratix® 10 仅TX或RX设计中所需的组件
二级标题