SDI II Intel® Stratix 10 FPGA IP设计实例用户指南

ID 683368
日期 10/05/2020
Public

1.5.1. 连接和设置指南

在使用.sof文件进行编程之前,请先确保连接和设置正确。

HD/3G-SDI单速和三速设计的连接和设置

  • 并行环回设计中,板上HD-BNC RX连接器(J18)连接到外部视频源,而板上HD-BNC TX连接器(J17)连接视频分析仪。
  • 串行环回设计中,板上HD-BNC TX连接器(J17)连接板上HD-BNC RX连接器(J18)或者视频分析仪。
  • 请确保开发板上的所有开关都处于默认位置。
    注: 请务必将SW1.1和SW1.2都设置为1以使能JTAG Only Mode
  • SDI视频分析仪显示的是以源生成的视频。
    注: 并行环回设计中,如果在小数帧速率和整数帧速率视频格式之间切换,可能需要切换开发板背面的Si516_FS (SW4.2)。
表 4.  SW1 DIP Switch默认设置(开发板顶端)
切换 开发板标签 说明
1 MSEL2
  • MSEL2, MSEL1 = [0,0] QSPI AS Fast Mode
  • MSEL2, MSEL1 = [0,1] QSPI AS Normal Mode
  • MSEL2, MSEL1 = [1,0] AVST x16 Mode (默认)
  • MSEL2, MSEL1 = [1,1] JTAG Only Mode
2 MSEL1
表 5.  SW4 DIP Switch Default Settings(开发板底部)
切换 开发板标签 说明
1 RZQ_B2M
  • ON表示Bank 2M的RZQ电阻器设置为99.17 ohm
  • OFF表示Bank 2M的RZQ电阻器设置为240 ohm(默认选项)
2 SI516_FS
  • ON表示将SDI REFCLK频率设置为148.35 MHz
  • OFF表示将SDI REFCLK频率设置为148.5 MHz(默认位置)
表 6.  SW6 DIP Switch Default Settings(开发板底部)
切换 开发板标签 说明
1 Stratix 10
  • 设置为ON旁路JTAG链中的 Intel® Stratix® 10
  • 设置为OFF使能JTAG链中的 Intel® Stratix® 10 (默认位置)
2 MAX V
  • 设置为ON旁路JTAG链中的 MAX® V
  • 设置为OFF使能JTAG链中的 MAX® V(默认位置)
3 FMC
  • 设置为ON旁路JTAG链中的FMC连接器(默认位置)
  • 设置为OFF使能JTAG链路中的FMC连接器

多速设计的连接和设置

  • VIDIO™ FMC Development Module VIDIO-12G-A (Nextera 12G SDI FMC)子卡或Terasic 12G-SDI FMC子卡连接开发板上的FMC Port A。
  • 并行环回设计中,BNC RX连接器连接到外部视频源,而板上TX连接器连接视频分析仪。
  • 串行环回设计中,BNC TX连接器连接BNC RX连接器或者视频分析仪。
表 7.  BNC RX和TX连接器端口
FMC子卡 BNC RX连接器端口 BNC TX连接器端口
Nextera 12G SDI FMC子卡 J2/12G In J1/12G Out
Terasic 12G-SDI FMC子卡 12G-SDI In 0 12G-SDI Out 0
  • 请确保开发板上的所以开关处于默认位置。
    注: 请务必将SW1.1和SW1.2都设置为1,从而使能JTAG Only Mode,并且关闭SW6.3以使能FMC连接器。
  • SDI视频分析仪显示的是以源生成的视频。

注: Nextera 12G SDI FMC子卡中,请先更改跳线(jumper)(J8)的位置,然后才在小数帧速率和整数帧速率视频格式之间进行切换。每次更改跳线(J8)位置时,需要摁下按钮(PB0)触发通过PDN管脚的器件(LMK03328)重新启动。
图 6. Nextera 12G-SDI FMC子上的跳线设置请参阅余下设置更改跳线(J8)位置。
表 8.  跳线设置说明
跳线块 说明
J7 编程头(header)
J8 切换TX通道的生成时钟频率:
  • Pin 1–2 = 297 MHz
  • Pin 2–3 = 297/1.001 MHz
J9 选择SDI或IP模式:
  • Pin 1–2 = SDI模式
  • Pin 2–3 = IP模式