SDI II Intel® Stratix 10 FPGA IP设计实例用户指南

下载 PDF
ID 683368
日期 10/05/2020
Public
文档目录
文档目录 x
1. SDI II Intel® FPGA IP设计实例快速入门 2. SDI II Intel® FPGA IP设计实例详细说明 3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南 4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史
1. SDI II Intel® FPGA IP设计实例快速入门 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. SDI II Intel® FPGA 设计实例参数
1.5. 编译和测试设计 x
1.5.1. 连接和设置指南 1.5.2. 设计考量
2. SDI II Intel® FPGA IP设计实例详细说明 x
2.1. 并行环回设计实例 2.2. 串行环回设计实例 2.3. 设计组件 2.4. 时钟方案信号 2.5. 接口信号 2.6. 视频码型生成器参数 2.7. 硬件设置 2.8. 仿真测试台 2.9. 升级设计
1. SDI II Intel® FPGA IP设计实例快速入门
2. SDI II Intel® FPGA IP设计实例详细说明
3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南
4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史

2.7. 硬件设置

要运行并行环回设计的硬件测试， 请将SDI视频生成器连接接收器输入管脚。

  • 将外部视频分析器连接到TX实例以验证完整功能。
  • 要验证RX核是否锁定到该信号以及是否正确接收视频数据，请使用板上LED，显示RX状态。

要运行串行环回设计的硬件测试， 请将SDI视频生成器连接接收器输入管脚。

  • 要验证RX核是否锁定到该信号以及是否正确接收视频数据，请使用显示RX状态的板上LED。
  • 也可以将SDI信号分析仪连接到发送器输出管脚来查看生成的图像。
表 20.  板上用户LED功能
SW1.1 ON/OFF 功能
ON D9，D7和D4显示接收器标准：
  • 000: SD-SDI
  • 001: HD-SDI
  • 010: 3G Level B
  • 011: 3G Level A
  • 100: 6G 8流交错
  • 101: 6G 4流交错
  • 110: 12G 16流交错
  • 111: 12G 8流交错
OFF
  • D9: align_locked置位后点亮
  • D7: trs_locked置位后点亮
  • D4: frame_locked置位后点亮
二级标题