SDI II Intel® Stratix 10 FPGA IP设计实例用户指南

下载 PDF
ID 683368
日期 10/05/2020
Public
文档目录
文档目录 x
1. SDI II Intel® FPGA IP设计实例快速入门 2. SDI II Intel® FPGA IP设计实例详细说明 3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南 4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史
1. SDI II Intel® FPGA IP设计实例快速入门 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. SDI II Intel® FPGA 设计实例参数
1.5. 编译和测试设计 x
1.5.1. 连接和设置指南 1.5.2. 设计考量
2. SDI II Intel® FPGA IP设计实例详细说明 x
2.1. 并行环回设计实例 2.2. 串行环回设计实例 2.3. 设计组件 2.4. 时钟方案信号 2.5. 接口信号 2.6. 视频码型生成器参数 2.7. 硬件设置 2.8. 仿真测试台 2.9. 升级设计
1. SDI II Intel® FPGA IP设计实例快速入门
2. SDI II Intel® FPGA IP设计实例详细说明
3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南
4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史

1.4. 仿真设计

SDI II Intel® FPGA IP设计实例测试台将通道串行环回设计仿真为连接内部视频码型生成器的TX实例。TX实例的串行输出连接测试台中的RX实例。该测试台中还有检查器和控制机制。
图 4. 设计仿真流程
  1. 浏览到所选的仿真文件夹。
  2. 运行支持所选仿真器的仿真脚本。该脚本编译并运行仿真器中的测试台。
  3. 分析结果。
    表 3.  运行仿真的步骤
    仿真器 工作目录 指令
    Riviera-PRO* /simulation/aldec
    在GUI中，键入： 
    do aldec.do
    NCSim /simulation/cadence
    命令行中，键入： 
    source ncsim.sh
    Xcelium* /simulation/xcelium
    命令行中，键入： 
    source xcelium_sim.sh
    ModelSim* /simulation/mentor
    在GUI中，键入： 
    do mentor.do
    VCS* /simulation/synopsys/vcs
    命令行中，键入： 
    source vcs_sim.sh
    VCS* MX /simulation/synopsys/vcsmx
    命令行中，键入： 
    source vcsmx_sim.sh
    成功仿真后的结束信息如下： 
    #### TRANSMIT TEST COMPLETED SUCCESSFULLY! ####
#  
#### Channel 1: RECEIVE TEST COMPLETED SUCCESSFULLY! ####
二级标题