SDI II Intel® Stratix 10 FPGA IP设计实例用户指南

下载 PDF
ID 683368
日期 10/05/2020
Public
文档目录
文档目录 x
1. SDI II Intel® FPGA IP设计实例快速入门 2. SDI II Intel® FPGA IP设计实例详细说明 3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南 4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史
1. SDI II Intel® FPGA IP设计实例快速入门 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和测试设计 1.6. SDI II Intel® FPGA 设计实例参数
1.5. 编译和测试设计 x
1.5.1. 连接和设置指南 1.5.2. 设计考量
2. SDI II Intel® FPGA IP设计实例详细说明 x
2.1. 并行环回设计实例 2.2. 串行环回设计实例 2.3. 设计组件 2.4. 时钟方案信号 2.5. 接口信号 2.6. 视频码型生成器参数 2.7. 硬件设置 2.8. 仿真测试台 2.9. 升级设计
1. SDI II Intel® FPGA IP设计实例快速入门
2. SDI II Intel® FPGA IP设计实例详细说明
3. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南
4. SDI II Intel® Stratix® 10 FPGA IP设计实例用户指南文档修订历史

1.1. 目录结构

目录包括针对设计实例生成的文件。
图 2. 设计实例的目录结构
表 1.  RTL文件夹中生成的其他文件
文件夹 文件
vid_pattgen /sdi_ii_colorbar_gen.v
/sdi_ii_ed_vid_pattgen.v
/sdi_ii_makeframe.v
/sdi_ii_patho_gen.v
/jtag.sdc
/pattgen_ctrl.qsys
<qsys生成的文件夹>
loopback /loopback_top.v
/fifo/sdi_ii_ed_loopback.sdc
/fifo/sdi_ii_ed_loopback.v
/pfd/clock_crossing.v (可选l)
/pfd/pfd.sdc (可选)
/pfd/pfd.v (可选)
/reclock/sdi_reclock.v (可选)
/reclock/pid_controller.v (可选)
/reclock/rcfg_pll_frac.v (可选)
du /du_top.v
/sdi_ii_rx_rcfg_s10.sv (可选)
/rcfg_sdi_cdr.sv (可选)
/rcfg_pll_sw.sv (可选)
/rcfg_refclk_sw.sv (可选)
/sdi_ii_tx_rcfg_s10.sv (可选)
/sdi_du_sys.qsys
/sdi_rx_phy.ip
/tx_pll.ip
/tx_pll_alt.ip (可选)
<qsys生成的文件夹>
rx /rx_top.v
/sdi_ii_rx_rcfg_s10.sv (可选)
/rcfg_sdi_cdr.sv (可选)
/sdi_rx_sys.qsys
<qsys生成的文件夹>
tx /tx_top.v
/rcfg_pll_sw.sv (可选)
/rcfg_refclk_sw.sv (可选)
/sdi_ii_tx_rcfg_s10.sv (可选)
/sdi_tx_sys.qsys
/tx_pll.ip
/tx_pll_alt.ip(可选)
<qsys生成的文件夹>
mr_phy_adapter /sdi_s10_mr_phy_adapter.v
/rxdata_mwfifo.ip
/txdata_mwfifo.ip
<qsys生成的文件夹>
表 2.  仿真文件夹中生成的其他文件
文件夹 文件
aldec /aldec.do
/rivierapro_setup.tcl
cadence /cds.lib
/hdl.var
/ncsim.sh
/ncsim_setup.sh
<cds_libs文件夹>
common /modelsim_files.tcl
/ncsim_files.tcl
/riviera_files.tcl
/vcs_files.tcl
/vcsmx_files.tcl
/xcelium_files.tcl
mentor /mentor.do
/msim_setup.tcl
synopsys /Vcs/filelist.f
/vcs/vcs_setup.sh
/vcs/vcs_sim.sh
/vcsmx/synopsys_sim_setup
/vcsmx/vcsmx_setup.sh
/vcsmx/vcsmx_sim.sh
testbench tb_top.v
rx_checker/sdi_ii_tb_rx_checker.v
rx_checker/tb_data_compare.v
rx_checker/tb_dual_link_sync.v
rx_checker/tb_fifo_line_test.v
rx_checker/tb_frame_locked_test.sv
rx_checker/tb_ln_check.v
rx_checker/tb_rxsample_test.v
rx_checker/tb_trs_locked_test.sv
rx_checker/tb_txpll_test.sv
rx_checker/tb_vpid_check.v
tb_control/sdi_ii_tb_control.v
tb_control/tb_clk_rst.v
tb_control/tb_data_delay.v
tb_control/tb_serial_delay.sv
tb_control/tb_tasks.v
tb_checker/sdi_ii_tb_tx_checker.v
tb_checker/tb_serial_check_counter.v
tb_checker/tb_serial_descrambler.v
tb_checker/tb_tx_clkout_check.v
vid_pattgen/sdi_ii_colorbar_gen.v
vid_pattgen/sdi_ii_ed_vid_pattgen.v
vid_pattgen/sdi_ii_makeframe.v
vid_pattgen/sdi_ii_patho_gen.v
xcelium /cds.lib
/hdl.var
/xcelium_setup.sh
/xcelium_sim.sh
<cds_libs文件夹>
二级标题