仅对英特尔可见 — GUID: mwh1410384522155
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: mwh1410384522155
Ixiasoft
2.3.6. 选择缓存采集模式
当您指定逻辑分析仪如何组织采集的数据缓存时,您可以减少Signal Tap需要用于数据采集的存储器容量。
Signal Tap logic analyzer中有两种类型的采集缓存—非分段(或循环)缓存和分段缓存。
- 通过使用非分段缓存,Signal Tap logic analyzer将整个存储器空间视为单个FIFO,连续填充缓冲区,直到逻辑分析仪达到一组定义的触发条件为止。
- 使用分段缓存,存储空间被拆分为单独的缓存。每个缓存用作一个单独的FIFO,具有各自的触发条件,并充当非分段缓存。采集期间只有单个缓存处于活动状态。在达到触发条件或活动段的条件后,Signal Tap logic analyzer将前进到下一段。
使用非分段缓存时,您可以使用存储限定功能来确定将哪些样本写入采集缓存。具有存储限定功能的分段缓存和非分段缓存都可以帮助您最大程度地利用可用内存空间。
图 17. Signal Tap Logic Analyzer中的缓存类型比较下图显示了两种缓存类型之间的差异。
非分段缓存和分段缓存均可以使用预设的触发位置 (Pre-Trigger,Center Trigger,Post-Trigger)。或者,您可以使用 State-Based Triggering选项卡定义一个自定义触发位置。有关更多详细信息,请参考Specify Trigger Position。