仅对英特尔可见 — GUID: wly1507231519690
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: wly1507231519690
Ixiasoft
2.10.2.2. 根分区重用的用户(Consumer)流程
Consumer工程接收来自Developer工程的综合的或者最终顶层,布局,布线的根分区。 文件包含连接到根分区信号的Signal Tap 和SLD JTAG Bridge Agent IP,支持在内核分区中调试逻辑。
在包含重用根分区的设计中执行Signal Tap验证:
- 将文件添加到Customer工程中。
- 在内核分区中生成并例化SLD JTAG Bridge Host。
- 综合。
- 使用HDL或者Signal Tap GUI在内核分区中创建一个Signal Tap实例,然后添加pre-synthesis信号。
注: 您只能在内核分区中布线信号。
- 编译设计。
- 使用quartus_stp命令对Reused Root Partition生成一个Signal Tap文件。
- 编程器件。
- 使用步骤3中定义的Signal Tap实例对Reserved Core Partition执行硬件验证。
- 使用步骤4中定义的Signal Tap实例对Reused Root Partition执行硬件验证。
关于每个步骤的详细说明,请参考 AN 847: Signal Tap Tutorial with Design Block Reuse for Intel® Arria® 10 FPGA Development Board 中的Root Partition Reuse Debug—Consumer。