Intel® Quartus® Prime Pro Edition用户指南: 调试工具

ID 683819
日期 9/30/2019
Public
文档目录

2.10.1.1.1. 包含分区边界端口的内核分区重用的开发人员流程

准备在Developer工程中使用分区边界端口进行调试的设计:
  1. 创建内核分区。
    在一个综合的工程中,对内核逻辑定义一个设计分区。
  2. 创建分区边界端口。
  3. 编译设计。
    如果设计的QSF包含EXPORT_PARTITION_SNAPSHOT_SYNTHESIZED或者EXPORT_PARTITION_SNAPSHOT_FINAL assignment,那么Compiler自动在output_files目录中生成.qdb
  4. 您也可以检查编译报告以找到分区边界端口的列表。
  5. 如果编译不自动生成.qdb文件,那么点击Project > Export Design Partition

    默认情况下,.qdb文件包含与分区相关联的所有Signal Tap实例,除非将它们删除,重新编译内核和重新导出。

  6. 创建black box文件。
    black box文件仅包含端口和模块或者实体定义,无任何逻辑。
  7. 将文件复制到Consumer工程中。
    包含.qdb文件,black box文件和其他需要的数据。

您也可以使用Signal Tap logic analyzer验证Developer工程中的根和内核分区中的信号。

关于每个步骤的详细说明,请参考 AN 847: Signal Tap Tutorial with Design Block Reuse for Intel® Arria® 10 FPGA Development Board 中的Core Partition Reuse Debug—Developer