仅对英特尔可见 — GUID: mwh1410384983950
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: mwh1410384983950
Ixiasoft
6.6. 设计示例:动态PLL重配置
In-System Sources and Probes Editor可以帮助您在设计的原型开发阶段创建虚拟前面板。您可以在短时间内创建相对简单,功能强大的设计。 以下PLL重配置示例演示了如何使用In-System Sources and Probes Editor来提供一个用于动态重配置 Stratix® PLL的GUI。
Stratix® PLL使您能够在运行时动态更新PLL系数。 Stratix® 器件内的每个增强型PLL均包含一个寄存器链,可用于修改预缩放计数器(m和n值),输出分频计数器和延迟计数器。另外,ALTPLL_RECONFIG IP core提供了一个简单的接口来访问寄存器链计数器。 ALTPLL_RECONFIG IP core提供了一个包含所有可修改PLL参数的缓存。在更新缓存中的所有PLL参数之后,ALTPLL_RECONFIG IP core将驱动PLL寄存器链,以使用更新后的参数更新PLL。下图显示了一个 Stratix® 具有可重配置系数的 Stratix® 增强型PLL。
图 84. 具有可配置系数的 Stratix® 增强PLL
以下设计示例使用ALTSOURCE_PROBE实例来更新ALTPLL_RECONFIG IP core高速缓存中的PLL参数。ALTPLL_RECONFIG IP core连接到 Stratix® FPGA中的一个增强型PLL来驱动包含PLL可重配置系数的寄存器链。该设计示例使用Tcl/Tk脚本生成一个GUI,在此GUI中可输入增强型PLL的新m和n值。Tcl脚本从GUI提取m和n值,将这些值移出至ALTSOURCE_PROBE实例以更新ALTPLL_RECONFIG IP core高速缓存中的值,并置位ALTPLL_RECONFIG IP core上的重配置信号。 ALTPLL_RECONFIG IP core上的重配置信号启动寄存器链传输以更新所有的PLL可重配置系数。
图 85. 动态PLL重配置设计示例的结构图
此设计实例是使用 Nios® II Development Kit, Stratix® Edition创建的。sourceprobe_DE_dynamic_pll.zip文件包含运行该设计示例所需的全部文件,包括:
- Readme.txt—一个文本文件,描述了设计示例中包含的文件,并提供了有关运行Tk GUI的说明,如下图所示。
- Interactive_Reconfig.qar—此设计示例的已存档 Intel® Quartus® Prime工程。
图 86. 使用Tk和In-System Sources and Probes Tcl Package创建的PLL重配置GUI