L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

4.4.3. MSI和MSI-X Capability

表 20.  MSI和MSI-X Capability

参数

地址

描述

MSI messages requested

1, 2, 4, 8, 16, 32

0x050[31:16]

指定Application Layer可请求的消息数量。设置Message Control寄存器的Multiple Message Capable字段值。

MSI-X Capability

Implement MSI-X

On/Off

 

设置为On时,添加MSI-X capability结构,如以下参数所示。

  比特范围    

Table size

[10:0]

0x068[26:16]

系统软件读取此字段以决定MSI-X Table大小<n>,且其被编码为<n–1>。例如,返回值2047表示table大小为2048。此字段在MSI-X Capability Structure中为只读。合法范围是0–2047(211)。

Table offset

[31:0]

 

指向MSI-X Table的基础(base)。列表BAR指示器(BIR)中较低的3位被软件设置为0,以组成一个64-bit 四字对齐的偏移(qword-aligned offset)。此字段为只读。

Table BAR indicator

[2:0]

 

从Configuration Space的0x10开端处指定一个功能BAR以将MSI-X table映射到存储器空间。此字段为只读。合法范围是0–5。

Pending bit array (PBA) offset

[31:0]

 

用作地址的偏移,而该地址包含在功能的Base Address寄存器中,以指向MSI-X MSI-X PBA的基础。PBA BIR的较低3位被软件设置为0以组成一个32-bit四字对齐偏移(qword-aligned offset)。该字段在MSI-X Capability Structure中为只读。5

Pending BAR indicator

[2:0]

 

从Configuration Space的0x10起始位置指定功能Base Address寄存器,以将MSI-X PBA映射到存储器空间。此字段在MSI-X Capability Structure中为只读。合法范围0–5。

5 本用户指南中,术语word(字),DWORD(双子)和qword(四字)与PCI Express Base Specification中的含义相同。一个word是16比特,一个DWORD是32比特,一个qword是64比特。