L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

11.2.1.3.1. LTSSM监控寄存器

通过编程LTSSM监控寄存器可更改默认行为。

表 79.  LTSSM寄存器

基地址

LTSSM地址 访问

描述

0X20000 7 0x00 RW

LTSSM Monitor Control 寄存器。LTSSM Monitor Control包括如下字段:

  • [1:0]:Timer Resolution Control。指定 PCIe* 链路在每个LTSSM状态中保持的hip_reconfig_clk数。编码定义如下:
    • 2’b00:主计时器每个hip_reconfig_clk周期递增。此为默认值。
    • 2’b01:主计时器每16个hip_reconfig_clk周期递增。
    • 2’b10:主计时器每256个hip_reconfig_clk周期递增。
    • 2’b11:主计时器每个<n> hip_reconfig_clk周期递增。Timer Resolution Step字段定义<n>

  • [17:2]: Timer Resolution Step。当Timer Resolution Control = 2'b11时指 定 <n> 的值。
  • [18]: LTSSM FIFO reset。编码定义如下:
    • 1'b0:LTSSM FIFO正常操 作。
    • 1'b1:LTSSM FIFO复位中。
  • [19]:保留。
  • [20]:LTSSM State Match Enable。编码定义如下:
    • 1’b0:LTSSM State匹配功能禁用。
    • 1'b1:LTSSM State匹配功能使能。当前LTSSM状态与储存在LTSSM State Match寄存器中的状态相匹配时,State Match Flag置位。
  • [27:22] LTSSM State Match。使能时,LTSSM监控工具将此寄存器中的值与每个LTSSM状态进行对比。如果值匹配,则LTSSM状态匹配标记(偏移地址0x01,bit 29)设置为1。

  • [31:28]:保留。
0x01 RO

LTSSM Quick Debug Status寄存器。LTSSM Quick Debug Status寄存器包括以下字段:

  • [9:0]: Number LTSSM States。指定当前存储在FIFO中的状态数。
  • [10]: LTSSM FIFO Full Flag。置位时,LTSSM FIFO已满。
  • [11]: LTSSM FIFO Empty Flag。置位时,LTSSM FIFO为空。
  • [12]: Current PERSTN Status。储存PERSTN当前值。
  • [13]:Current SERDES PLL Locked。编码定义如下:
    • 1'b0:SERDES PLL未锁定。
    • 1'b1:SERDES PLL已锁定。
  • [14]: PCIe* Link Status。编码定义如下:
    • 1'b0:链路关闭。
    • 1'b1:链路开启。
  • [16:15]: Current PCIe* Data Rate。编码定义如下:
    • 2'b00:保留。
    • 2’b01=Gen1。
    • 2’b10=Gen2。
    • 2’b11=Gen3。
  • [17]: Native PHY Channel Locked to Data。编码定义如下:
    • 1'b0:至少一个CDR通道未锁定到数据。
    • 1'b1:所有CDR通道锁定到数据。
  • [21:18]: Current Number of PCIe* Active Lanes.
  • [22]:保留。
  • [28:23]: Current LTSSM State.
  • [29]: LTSSM State Match Flag。当前状态与LTSSM State Match中指定的状态匹配时置位。
  • [31:30]:保留。
0x02 RO

LTSSM FIFO Output.

读取此寄存器等同于从LTSSM FIFO读取一个条目(entry)。读取此寄存器也会更新LTSSM FIFO,0x03。字段定义如下:
  • [5:0] LTSSM State
  • [7:6]: PCIe Current Speed

  • [12:8:] PCIe Lane Act

  • [13]: SerDes PLL Locked

  • [14]: Link Up

  • [15]: PERSTN

  • [16]:Native PHY Channel 0。置位时,CDR锁定到数据。

  • [17]: Native PHY Channel 1。置位时,CDR锁定到数据。

  • [18]: Native PHY Channel 2。置位时,CDR锁定到数据。

  • [19]: Native PHY Channel 3。置位时,CDR锁定到数据。

  • [20]: Native PHY Channel 4。置位时,CDR锁定到数据。
  • [21]: Native PHY Channel 5。置位时,CDR锁定到数据。
  • [22]: Native PHY Channel 6。置位时,CDR锁定到数据。
  • [23]: Native PHY Channel 7。置位时,CDR锁定到数据。
  • [24]: Native PHY Channel 8。置位时,CDR锁定到数据。

  • [25]: Native PHY Channel 9。置位时,CDR锁定到数据。

  • [26]: Native PHY Channel 10。置位时,CDR锁定到数据。

  • [27]: Native PHY Channel 11。置位时,CDR锁定到数据。

  • [29]: Native PHY Channel 12。置位时,CDR锁定到数据。

  • [28]: Native PHY Channel 13。置位时,CDR锁定到数据。

  • [30]: Native PHY Channel 14。置位时,CDR锁定到数据。

  • [31]: Native PHY Channel 15。置位时,CDR锁定到数据。

0x03 RO

LTSSM FIFO Output [63:32]

[29:0] Main Timer。每次LTSSM跳变中,此定时器复位到0。本寄存器中的该值表示 PCIe* 链路保持在每个LTSSM状态中的时间长度。

0x04 RW

LTSSM Skip State Storage Control寄存器。使用此寄存器最多指定4个LTSSM状态。LTSSM State Skip Enable开启时,LTSSM FIFO不储存指定的一个状态或多个状态。

请参阅表 80关于状态编码。

[5:0]: LTSSM State 1

[6]: LTSSM State 1 Skip Enable

[12:7]: LTSSM State 2

[13]: LTSSM State 2 Skip Enable

[19:14]: LTSSM State 3

[20]: LTSSM State 3 Skip Enable

[26:21]: LTSSM State 4

[27]: LTSSM State 4 Skip Enable

表 80.  LTSSM Skip字段的LTSSM状态编码
状态 编码
Detect.Quiet 6'h00
Detect.Active 6'h01
Polling.Active 6'h02
Polling.Compliance 6'h03
Polling.Configuration 6'h04
PreDetect.Quiet 6'h05
Detect.Wait 6'h06
Configuration.Linkwidth.Start 6'h07
Configuration.Linkwidth.Accept 6'h08
Configuration.Lanenum.Wait 6'h09
Configuration.Lanenum.Accept 6'h0A
Configuration.Complete 6'h0B
Configuration.Idle 6'h0C
Recovery.RcvrLock 6'h0D
Recovery.Speed 6'h0E
Recovery.RcvrCfg 6'h0F
Recovery.Idle 6'h10
Recovery.Equalization Phase 0 6'h20
Recovery.Equalization Phase 1 6'h21
Recovery.Equalization Phase 2 6'h22
Recovery.Equalization Phase 3 6'h23
L0 6'h11
L0s 6'h12
L123.SendEIdle 6'h13
L1.Idle 6'h14
L2.Idle 6'h15
L2.TransmitWake 6'h16
Disabled.Entry 6'h17
Disabled.Idle 6'h18
Disabled 6'h19
Loopback.Entry 6'h1A
Loopback.Active 6'h1B
Loopback.Exit 6'h1C
Loopback.Exit.Timeout 6'h1D
HotReset.Entry 6'h1E
Hot.Reset 6'h1F
7Enable PCIe Link Inspector AVMM Interface选项设置为On时,LTSSM寄存器基地址成为0x8000。使用该值通过pli_avmm_master_address[19:0]端口访问这些寄存器。