仅对英特尔可见 — GUID: lbl1466208762006
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: lbl1466208762006
Ixiasoft
7.1.4. Intel定义的VSEC Capability头
下图显示了Intel定义的VSEC Capability的地址映射和布局。
图 56. 供应商特定的扩展Capability地址映射和寄存器布局
位 |
寄存器描述 |
默认值 |
访问 |
---|---|---|---|
[31:20] | Next Capability Pointer:该值是下一个实现的Capability Structure的起始地址。否则,为NULL。 | 变量 | RO(只读) |
[19:16] |
版本。针对VSEC版本的PCIe规范定义值。 | 1 | RO |
[15:0] |
PCI Express Extended Capability ID。PCIe规范定义的VSEC Capability ID的值。 | 0x000B | RO |