仅对英特尔可见 — GUID: nik1410905450920
Ixiasoft
10.5.1. ebfm_barwr规程
10.5.2. ebfm_barwr_imm处理过程
10.5.3. ebfm_barrd_wait处理过程
10.5.4. ebfm_barrd_nowt处理过程
10.5.5. ebfm_cfgwr_imm_wait处理过程
10.5.6. ebfm_cfgwr_imm_nowt处理过程
10.5.7. ebfm_cfgrd_wait处理过程
10.5.8. ebfm_cfgrd_nowt处理过程
10.5.9. BFM配置处理过程
10.5.10. BFM共享存储器访问处理过程
10.5.11. BFM日志和消息处理过程
10.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: nik1410905450920
Ixiasoft
6.1.2.3. 32-bit控制寄存器访问(CRA) Slave信号
CRA接口提供对Avalon-MM桥的控制和状态寄存器的访问。该接口具有如下属性:
- 32位数据总线
- 一次支持单个事务
- 支持单周期事务(无突发)
注: Avalon® -MM Hard IP for PCIe IP Core处于Root Port模式时,应用程序逻辑通过CRA接口发布一个CfgWr或CfgRd,其需要使用值0x10填充TLP Header中的Tag字段,以确保相应Completion被正确路由到CRA接口。如果应用程序逻辑将该Tag字段设置为其他值,则 Avalon® -MM Hard IP for PCIe IP Core不会用正确值覆盖该值。
信号名称 |
方向 |
描述 |
---|---|---|
cra_read_i |
输入 |
读使能。 |
cra_write_i |
输入 |
写请求。 |
cra_address_i[14:0] |
输入 |
|
cra_writedata_i[31:0] |
输入 |
写数据。当前版本的CRA从接口为只读。将此信号作为Avalon-MM接口部分,以在将来进一步增强。 |
cra_readdata[31:0] |
输出 |
读数据线行 |
cra_byteenable_i[3:0] |
输入 |
字节使能。 |
cra_waitrequest_o |
输出 |
等待请求,以拖延其它请求。 |
cra_chipselect_i |
输入 |
到该从接口的片选信号 |
cra_irq_o |
输出 |
中断请求。端口请求Avalon-MM中断。 |