L-tile和H-tile Avalon® 存储器映射 Intel® FPGA IP PCI Express* 用户指南

ID 683667
日期 11/11/2021
Public
文档目录

4.1. Avalon-MM设置

表 15.  Avalon-MM设置
参数 描述
Avalon-MM address width

32-bit

64-bit

指定访问Avalon地址域中Avalon-MM从接口的Avalon-MM RX主端口地址宽度。

选择Enable Avalon-MM DMAEnable non-bursting Avalon-MM slave interface with individual byte access (TXS)时,该值必须设置为64

Enable Avalon-MM DMA On/Off 选择On时,IP核包含Read DMA和Write DMA data mover。
Instantiate internal descriptor controller Enabled/Disabled

设置为On时,描述符控制器包含于Avalon-MM DMA桥接中。设置为Off时,如有需要,描述符控制器应作为独立外部组件。内部描述符控制器不支持Root Port模式。

Enable control register access (CRA) Avalon-MM slave port On/Off

允许使用特定从端口通过互连架构对Avalon-MM桥接寄存器进行读写访问。Requester/Completer系列需要该选项,而对于Completer Only系列为可选项。使能该选项允许对 Avalon® -MM桥接寄存器进行读写访问,Completer‑Only单个DWORD系列除外。

Export interrupt conduit interfaces On/Off 选择On时,IP核导出内部中断信号到顶层RTL模块。被导出的信号支持MSI,MSI-X和legacy中断。
Enable hard IP status bus when using the Avalon-MM interface On/Off 此选项设置为On时,您的顶层变体包含有助于调试的信号,如链路训练和状态,以及错误信号。顶层变体包含的信号如下:
  • 链路状态信号
  • ECC错误信号
  • LTSSM信号
  • 配置奇偶校验错误信号
Enable non-bursting Avalon-MM Slave interface with individual byte access (TXS) On/Off 设置为On时,非突发Avalon-MM从接口被使能。该接口适用于低带宽应用程序,如访问控制和状态寄存器。
Address width of accessible PCIe memory space (TXS) 22-64 指定访问PCIe地址空间所需的位数。(仅当使能TXS slave时才显示此参数。)
Enable high performance bursting Avalon-MM Slave interface (HPTXS) On/Off 设置为On时,高性能Avalon-MM从接口被使能。该接口适用于高带宽应用程序,如传输数据块。
Enable mapping (HPTXS) On/Off

32-bit Avalon-MM从器件的地址映射允许系统软件在PCI Express地址域中指定非连续的地址页。所有高性能32-bit Avalon-MM从器件被映射到64-bit PCI Express地址空间。可从组件GUI的Avalon-MM Settings选项卡中选择地址映射页的数量和大小。

最多支持10个地址映射页。最小页为4 KB。最大页为4 GB。

使能地址映射时,从地址总线宽恰好足以容纳所需地址映射页。禁用地址映射后,Avalon-MM从地址总线设置到64位。此时Avalon-MM地址与其在生成的PCI TLP中按原样使用。

Address width of accessible PCIe memory space (TXS) 22-64 指定访问PCIe地址空间所需的位数。(仅当使能HPTXS slave时,才显示此参数。)
Number of address pages (HPTXS) 1-512 pages 指定可用于地址转换表的页数。请参阅Address Mapping for High-Performance Avalon-MM 32-Bit Slave Modules了解更多关于地址映射的信息。