仅对英特尔可见 — GUID： cru1488510868279
Ixiasoft
内部弱上拉和弱下拉电阻
除配置，测试和JTAG管脚外，其他所有I/O管脚都有一个使能弱上拉功能的选项。弱下拉功能仅适用于 Intel® Cyclone® 10 GX器件内部弱下拉电阻值表中所述的管脚。
| 符号 | 说明 | 条件(V) 18 | 值 19 | 单位 |
|---|---|---|---|---|
| RPU | 配置前和配置期间的I/O管脚上拉电阻值，也是使能可编程上拉电阻选项后用户模式下I/O管脚上拉电阻的值。 | VCCIO = 3.0 ±5% | 25 | kΩ |
| VCCIO = 2.5 ±5% | 25 | kΩ | ||
| VCCIO = 1.8 ±5% | 25 | kΩ | ||
| VCCIO = 1.5 ±5% | 25 | kΩ | ||
| VCCIO = 1.35 ±5% | 25 | kΩ | ||
| VCCIO = 1.25 ±5% | 25 | kΩ | ||
| VCCIO = 1.2 ±5% | 25 | kΩ |
| 管脚名称 | 说明 | 条件（V） | 值19 | 单位 |
|---|---|---|---|---|
| nIO_PULLUP | 确定用户I/O管脚和两用I/O管脚的内部上拉电阻的专用输入管脚。 | VCC = 0.9 ±3.33% | 25 | kΩ |
| TCK | 专用JTAG测试时钟输入管脚。 | VCCPGM = 1.8 ±5 % | 25 | kΩ |
| VCCPGM = 1.5 ±5% | 25 | kΩ | ||
| VCCPGM = 1.2 ±5% | 25 | kΩ | ||
| MSEL[0:2] | 对FPGA器件设置配置方案的配置输入管脚。 | VCCPGM = 1.8 ±5% | 25 | kΩ |
| VCCPGM = 1.5 ±5% | 25 | kΩ | ||
| VCCPGM = 1.2 ±5% | 25 | kΩ |
18 如果外部源驱动高于VCCIO的管脚，则管脚上拉电阻值可能更低。
19 ±25%的有效容限以覆盖PVT变化。