Intel® Cyclone® 10 GX器件数据手册

下载 PDF
ID 683828
日期 6/15/2018
Public
文档目录
文档目录 x
Intel® Cyclone® 10 GX器件数据表
Intel® Cyclone® 10 GX器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语总汇 Intel® Cyclone® 10 GX器件数据表文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 允许的最大过冲和下冲电压值 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件
DC特征 x
电源电流和功耗 I/O管脚漏电流 总线保持规范 OCT校准精度规范 无校准电阻容限的OCT规范 管脚电容 内部弱上拉和弱下拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL、HSTL和HSUL I/O基准电压规范 单端SSTL、HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I / O标准规范 差分I/O标准规范
开关特性 x
收发器性能规范 内核性能规范 外设性能规范
收发器性能规范 x
Intel® Cyclone® 10 GX器件的收发器性能 Intel® Cyclone® 10 GX器件的高速串行收发器架构接口性能 Intel® Cyclone® 10 GX器件的收发器规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 温度传感二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范 I/O PLL规范
温度传感二级管规范 x
内部温度传感二级管规范 外部温度传感二级管规范
外设性能规范 x
高速I/O规范 DPA锁定时序规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬存储控制器支持的存储器标准 DLL范围规范 DQS逻辑模块规范 存储器输出时钟抖动规范 OCT校准模块规范
配置规范 x
POR规范 JTAG配置时序 FPP配置时序 AS配置时序 AS配置方案中的DCLK频率规范 PS配置时序 初始化 配置文件 最短配置时间评估 远程系统更新 用户看门狗内部电路时序规范
FPP配置时序 x
FPP配置的DCLK到DATA[]比率(r) DCLK到DATA[] = 1的FPP配置时间 DCLK到DATA[] >1时的FPP配置时序
Intel® Cyclone® 10 GX器件数据表

DCLK到DATA[] = 1的FPP配置时间

注： 使能解压缩或设计安全功能时，用于FPP ×8、FPP ×16和FPP ×32的DCLK到DATA[]比率各不相同。对于各自相应的DCLK到DATA[]比率，请参阅 Intel® Cyclone® 10 GX器件的DCLK到DATA[]比率表。
表 48.   Intel® Cyclone® 10 GX器件的DCLK到DATA[]比率 =1时的FPP时序参数禁用解压缩和设计安全功能时，请使用这些时序参数。
符号 参数 最小 最大 单位
tCF2CD nCONFIG low to CONF_DONE low 480 1,440 ns
tCF2ST0 nCONFIG low to nSTATUS low 320 960 ns
tCFG nCONFIG low pulse width 2 — μs
tSTATUS nSTATUS low pulse width 268 3,000 70 μs
tCF2ST1 nCONFIG high to nSTATUS high — 3,000 71 μs
tCF2CK 72 nCONFIG high to first rising edge on DCLK 3,010 — μs
tST2CK 72 nSTATUS high to first rising edge of DCLK 10 — μs
tDSU DATA[] setup time before rising edge on DCLK 5.5 — ns
tDH DATA[] hold time after rising edge on DCLK 0 — ns
tCH DCLK high time 0.45 × 1/fMAX — s
tCL DCLK low time 0.45 × 1/fMAX — s
tCLK DCLK period 1/fMAX — s
fMAX DCLK frequency (FPP ×8/×16/×32) — 100 MHz
tCD2UM CONF_DONEhigh to user mode  73 175 830 μs
tCD2CU CONF_DONE high to CLKUSR enabled 4 x最大DCLK周期 — —
tCD2UMC CONF_DONE high to user mode with CLKUSR option on tCD2CU +
(600 × CLKUSR周期) — —
相关信息
70 如果不通过扩展nCONFIG或nSTATUS低脉冲宽度来延迟配置，则可使用该值。
71 如果不通过从外部保持nSTATUS低电平来延迟配置，则可使用该值。
72 如果nSTATUS被监控，则遵循tST2CK规范。如果nSTATUS未被监控，则可遵循tCF2CK规范。
73 最小和最大数量仅在选择内部振荡器作为初始化器件的时钟源时适用。
二级标题