Intel® Cyclone® 10 GX器件数据手册

下载 PDF
ID 683828
日期 6/15/2018
Public
文档目录
文档目录 x
Intel® Cyclone® 10 GX器件数据表
Intel® Cyclone® 10 GX器件数据表 x
电气特性 开关特性 配置规范 I/O时序 可编程IOE延时 术语总汇 Intel® Cyclone® 10 GX器件数据表文档修订历史
电气特性 x
操作条件
操作条件 x
绝对最大额定值 允许的最大过冲和下冲电压值 建议的操作条件 DC特征 I/O标准规范
建议的操作条件 x
建议的操作条件 收发器电源操作条件
DC特征 x
电源电流和功耗 I/O管脚漏电流 总线保持规范 OCT校准精度规范 无校准电阻容限的OCT规范 管脚电容 内部弱上拉和弱下拉电阻
I/O标准规范 x
单端I/O标准规范 单端SSTL、HSTL和HSUL I/O基准电压规范 单端SSTL、HSTL和HSUL I/O标准信号规范 差分SSTL I/O标准规范 差分HSTL和HSUL I / O标准规范 差分I/O标准规范
开关特性 x
收发器性能规范 内核性能规范 外设性能规范
收发器性能规范 x
Intel® Cyclone® 10 GX器件的收发器性能 Intel® Cyclone® 10 GX器件的高速串行收发器架构接口性能 Intel® Cyclone® 10 GX器件的收发器规范
内核性能规范 x
时钟树规范 PLL规范 DSP模块规范 存储器模块规范 温度传感二级管规范 内部电压传感器规范
PLL规范 x
小数分频PLL规范 I/O PLL规范
温度传感二级管规范 x
内部温度传感二级管规范 外部温度传感二级管规范
外设性能规范 x
高速I/O规范 DPA锁定时序规范 LVDS Soft-CDR/DPA正弦抖动容限规范 硬存储控制器支持的存储器标准 DLL范围规范 DQS逻辑模块规范 存储器输出时钟抖动规范 OCT校准模块规范
配置规范 x
POR规范 JTAG配置时序 FPP配置时序 AS配置时序 AS配置方案中的DCLK频率规范 PS配置时序 初始化 配置文件 最短配置时间评估 远程系统更新 用户看门狗内部电路时序规范
FPP配置时序 x
FPP配置的DCLK到DATA[]比率(r) DCLK到DATA[] = 1的FPP配置时间 DCLK到DATA[] >1时的FPP配置时序
Intel® Cyclone® 10 GX器件数据表

Intel® Cyclone® 10 GX器件数据表文档修订历史

文档版本 修订内容
2018.06.15
  • 增添了 Intel® Cyclone® 10 GX器件过冲持续时间图示和说明。
  • 在OCT校准精度规范部分添加了一个链接。
  • 删除了无重新校准OCT系列的公式。
  • 更新了 Intel® Cyclone® 10 GX器件初始时钟源选项和最大频率列表中关于CLKUSR的注释。
  • 更新了I/O时序信息生成指南中I/O时序部分。
  • 更新了 Intel® Cyclone® 10 GX器件IOE可编程延迟列表中的说明和最大偏移值。
2018.04.06 对 Intel® Cyclone® 10 GX器件的绝对最大额定值表中的IOUT规格添加了注释。
日期 版本 修订内容
2017年11月 2017.11.10
  • 更改了VCCR_GXB和VCCT_GXB的整个符号名称，并更改了 Intel® Cyclone® 10 GX器件收发器电源操作条件列表中VCCH_GXB的说明。
  • 删除了收发器电源操作条件部分中的注释。
  • 在参考时钟规范表中添加了脚注。
  • 从接收器规范表中删除了"Programmable AC Gain at High Gain mode and Data Rate ≤ 12.5 Gbps"参数。
  • 更改了收发器时钟网络最大数据速率规范表中x1和x6时钟网络的通道跨度的说明。
  • 更改了典型发送器VOD设置表中VOD比率的说明。
  • 更改了接收器规范表中CDR PPM偏差限制的规格。
  • 更新了VCCT_GXB、VCCR_GXB和VCCH_GXB的说明。
  • 对 Intel® Cyclone® 10 GX器件建议的操作条件表的VI添加了注释。
  • 更新了 Intel® Cyclone® 10 GX器件的差分I/O标准规范表中RSDS和Mini-LVDS的注释。
  • 更新了 Intel® Cyclone® 10 GX器件小数分频PLL规范表中的fVCO规范。
  • 将 Intel® Cyclone® 10 GX器件内部温度感应二级管规范表中的温度范围，从"–40至125°C"更新为"–40至100°C”。
  • 更新了 Intel® Cyclone® 10 GX器件的存储器输出时钟抖动规范表的说明。
  • 更新了以下IP核的名称：
    • 远程更新Intel® FPGA
    • 用于并行接口Intel® Cyclone® 10 FPGA的PHYLite
  • 删除了汽车级信息。
  • 删除了“初步”标记。
2017年5月 2017.05.08 首次发布。
二级标题