Intel® MAX® 10 FPGA配置用户指南

下载 PDF
ID 683865
日期 1/10/2022
Public
文档目录
文档目录 x
1. Intel® MAX® 10 FPGA配置概述 2. Intel® MAX® 10 FPGA配置方案和功能 3. Intel® MAX® 10 FPGA配置设计指南 4. Intel® MAX® 10 FPGA配置IP核实现指南 5. 双配置 Intel® FPGA IP核参考 6. Unique Chip ID Intel® FPGA IP核参考 7. Intel® MAX® 10 FPGA配置用户指南文档修订历史
2. Intel® MAX® 10 FPGA配置方案和功能 x
2.1. 配置方案 2.2. 配置功能 2.3. 配置详情
2.1. 配置方案 x
2.1.1. JTAG配置 2.1.2. 内部配置
2.1.1. JTAG配置 x
2.1.1.1. JTAG管脚
2.1.2. 内部配置 x
2.1.2.1. 内部配置模式 2.1.2.2. 配置闪存器件 2.1.2.3. 在系统编程 2.1.2.4. 初始化配置位 2.1.2.5. 内部配置时间
2.1.2.2. 配置闪存器件 x
2.1.2.2.1. 配置闪存扇区 2.1.2.2.2. 配置闪存编程时间
2.1.2.3. 在系统编程 x
2.1.2.3.1. ISP钳位功能 2.1.2.3.2. 实时ISP 2.1.2.3.3. ISP和实时ISP指令
2.2. 配置功能 x
2.2.1. 远程系统升级 2.2.2. 配置设计安全 2.2.3. SEU缓解与配置错误检测 2.2.4. 配置数据压缩
2.2.1. 远程系统升级 x
2.2.1.1. 远程系统升级流程 2.2.1.2. 远程系统升级电路 2.2.1.3. 用户看门狗定时器（Watchdog Timer） 2.2.1.4. Dual Configuration Intel® FPGA IP核
2.2.1.2. 远程系统升级电路 x
2.2.1.2.1. 远程系统升级电路信号 2.2.1.2.2. 远程系统升级电路输入控制 2.2.1.2.3. 远程系统升级输入寄存器 2.2.1.2.4. 远程系统升级状态寄存器 2.2.1.2.5. 主状态机
2.2.2. 配置设计安全 x
2.2.2.1. AES加密保护 2.2.2.2. Unique Chip ID 2.2.2.3. JTAG Secure模式 2.2.2.4. 验证保护 2.2.2.5. JTAG指令可用性 2.2.2.6. 配置闪存权限
2.2.2.1. AES加密保护 x
2.2.2.1.1. 加密和解密
2.2.2.2. Unique Chip ID x
2.2.2.2.1. Unique Chip ID Intel® FPGA IP核
2.2.2.3. JTAG Secure模式 x
2.2.2.3.1. JTAG安全模式指令
2.2.2.6. 配置闪存权限 x
2.2.2.6.1. Flash区域访问控制和不变性
2.2.3. SEU缓解与配置错误检测 x
2.2.3.1. 配置错误检测 2.2.3.2. 用户模式错误检测 2.2.3.3. 错误检测时序 2.2.3.4. 从CRC错误中恢复
2.2.3.2. 用户模式错误检测 x
2.2.3.2.1. 错误检测模块 2.2.3.2.2. CHANGE_EDREG JTAG指令
2.2.3.3. 错误检测时序 x
2.2.3.3.1. 错误检测频率 2.2.3.3.2. 循环冗余校验计算时间
2.3. 配置详情 x
2.3.1. 配置顺序 2.3.2. Intel® MAX® 10配置管脚
2.3.1. 配置顺序 x
2.3.1.1. 上电 2.3.1.2. 配置 2.3.1.3. 配置错误处理 2.3.1.4. 初始化 2.3.1.5. 用户模式
2.3.1.1. 上电 x
2.3.1.1.1. 单电源和双电源 Intel® MAX® 10器件的POR监控电压轨 2.3.1.1.2. Intel® MAX® 10器件的监控电源斜坡时间要求
3. Intel® MAX® 10 FPGA配置设计指南 x
3.1. 两用配置管脚 3.2. 配置 Intel® MAX® 10器件时使用JTAG配置 3.3. Intel® MAX® 10器件配置中使用内部配置 3.4. 在 Intel® Quartus® Prime软件中实现ISP钳位 3.5. 通过用户逻辑访问远程系统升级 3.6. 错误检测 3.7. 使能数据压缩 3.8. AES加密 3.9. Intel® MAX® 10 JTAG安全设计实例
3.1. 两用配置管脚 x
3.1.1. 指南：两用配置管脚 3.1.2. 使能两用管脚
3.1.1. 指南：两用配置管脚 x
3.1.1.1. JTAG管脚共享行为
3.2. 配置 Intel® MAX® 10器件时使用JTAG配置 x
3.2.1. 自动生成第三方编程工具的配置文件 使用 Intel® Quartus® Prime Programmer生成第三方编程文件 3.2.3. JTAG配置设置 3.2.4. JTAG配置中的ICB设置
3.3. Intel® MAX® 10器件配置中使用内部配置 x
3.3.1. 选择内部配置模式 3.3.2. .pof和ICB设置 3.3.3. 将.pof文件编程到内部闪存
3.3.2. .pof和ICB设置 x
3.3.2.1. 自动生成的.pof 3.3.2.2. 使用Convert Programming Files生成.pof 使用 Intel® Quartus® Prime Programmer生成第三方编程文件
3.4. 在 Intel® Quartus® Prime软件中实现ISP钳位 x
3.4.1. 创建IPS文件 3.4.2. 执行IPS文件
3.6. 错误检测 x
3.6.1. 验证错误检测功能 3.6.2. 使能错误检测 3.6.3. 通过用户逻辑访问错误检测模块
3.7. 使能数据压缩 x
3.7.1. 先使能压缩再设计编译 3.7.2. 设计编译后使能压缩
3.8. AES加密 x
3.8.1. 生成.ekp文件和加密配置文件 3.8.2. 从.ekp文件生成.jam/.jbc/.svf文件 3.8.3. 编程.ekp文件和加密的POF文件 3.8.4. 内部配置中的加密
3.8.3. 编程.ekp文件和加密的POF文件 x
3.8.3.1. 单独编程.ekp文件和加密的.pof 3.8.3.2. .ekp集成到.pof的编程
3.9. Intel® MAX® 10 JTAG安全设计实例 x
3.9.1. 内部和外部JTAG接口 3.9.2. 通过内部JTAG接口访问JTAG控制块时使用的JTAG WYSIWYG原子 3.9.3. 执行LOCK和UNLOCK JTAG指令 3.9.4. 验证JTAG安全模式
4. Intel® MAX® 10 FPGA配置IP核实现指南 x
4.1. Unique Chip ID Intel® FPGA IP核 4.2. 双配置 Intel® FPGA IP核
4.1. Unique Chip ID Intel® FPGA IP核 x
4.1.1. 例化Unique Chip ID Intel® FPGA IP核。 4.1.2. 复位Unique Chip ID Intel® FPGA IP核。
4.2. 双配置 Intel® FPGA IP核 x
4.2.1. 例化Dual Configuration Intel® FPGA IP核
5. 双配置 Intel® FPGA IP核参考 x
5.1. Dual Configuration Intel® FPGA IP Core Avalon® 存储器映射地址映射 5.2. 双配置 Intel® FPGA IP核
6. Unique Chip ID Intel® FPGA IP核参考 x
6.1. Unique Chip ID Intel® FPGA IP Core端口
1. Intel® MAX® 10 FPGA配置概述
2. Intel® MAX® 10 FPGA配置方案和功能
3. Intel® MAX® 10 FPGA配置设计指南
4. Intel® MAX® 10 FPGA配置IP核实现指南
5. 双配置 Intel® FPGA IP核参考
6. Unique Chip ID Intel® FPGA IP核参考
7. Intel® MAX® 10 FPGA配置用户指南文档修订历史

3.3.2.2. 使用Convert Programming Files生成.pof

要将.sof 文件转换成.pof文件，并且设置ICB，请按照如下步骤：

  1. 在File菜单上，点击Convert Programming Files。
  2. 在Output programming file下，从Programming file type列表中选择Programmer Object File (.pof)。
  3. 在 Mode列表中，选择Internal Configuration。
  4. 进行ICB设置，请单击Option/Boot Info，将会出现Max 10 Device Options对话框。Max 10 Device Options对话框可用于如下设置：
    1. 配置过程中用户I/O弱上拉。
    2. 仅从CFM0配置器件。
      注： 使能该功能时，器件始终加载配置映像0，且无需采样物理CONFIG_SEL管脚。成功加载配置映像0后，可使用输入寄存器的config_sel_overwrite位在配置映像间切换。请参阅相关信息了解有关Dual Configuration Intel® FPGA IP输入寄存器的详情。
    3. 可用时，将下游映像ISP数据用作默认设置。
    4. JTAG安全。
      注： Intel® Quartus® Prime软件中，默认禁用JTAG Secure功能。要使该选项出现在GUI中，必须使用文本编辑器创建quartus.ini文件，其键值对为：PGM_ENABLE_MAX10_JTAG_SECURITY=ON并将该文件保存在以下其中一个文件夹中：
      • 工程文件夹。
      • Windows操作系统：<Quartus installation folder>\bin64文件。
      • Linux操作系统：<Quartus installation folder>/linux64文件。
      警告：
      如果在POF文件中使能JTAG安全模式，但使用错误的密钥对POF加密，则 Intel® MAX® 10 10 FPGA器件会被永久锁定。当器件处于JTAG Secure模式时，必须例化内部JTAG接口来解锁外部JTAG。
    5. 验证工程。
    6. 仅支持加密的POF。
    7. 双配置的“看门狗”定时器和“看门狗”定时器的值(添加了2个.sof页后使能，其中包含2个使用Dual Compressed Internal Image编译的设计)。
    8. 用户闪存设置。
    9. 配置闪存 (CFM)中的用户数据。
      该功能是将用户数据储存到未使用的CFM0/1空间中。可以通过使用Convert Programming File (CPF) GUI，命令行(quartus_cpf)和转换建立文件(.cof)来完成。CPF报告以下情况时表 29软件中显示的错误消息：
      表 29.  CPF错误消息
      事例 错误消息
      如果起始地址与配置数据重叠 Error (20646): The page CFM0 user data requested start address 0x0014BA00 overlaps with configuration data that end at address 0x0014BA6B.
      如果HEX文件无法放入未使用的CFM空间 Error (20640): Memory file test.hex contains 256 bytes. It cannot fit in CFM0 section which has only 254 bytes unused memory space. Size of file(s) in CFM0 exceeds memory capacity.
      如果起始地址超出CFM块 Error (20648): The page CFM0 user data requested start address 0x00162000 exceeds page end address 0x00161FFF.
      转换编程文件GUI

      可在Max 10 Device Options对话框中指定分别插入CFM0/1 File path和CFM0/1 start address (32-bit hexadecimal)中CFM 0/1的起始地址和HEX文件。如果起始地址保持为0x0，则该工具自动为HEX文件分配一个空的空间。

      可参看存储器映射文件(*.map)查看起始地址。起始地址在CFM0/1的结束地址之后。例如，下图中，将您的数据插入起始地址为0x0014BA6C，结束地址为0x00161FFF的CFM0中。在使能Create Memory Map的情况下，生成POF文件后，.map文件以CFM0_DATA起始地址和结束地址更新。

      图 14. 存储器映射文件(*.map)实例
      Command Line (quartus_cpf)
      在命令行接口中，使用以下句法运行quartus_cpf命令： 
      quartus_cpf  -c -o cfm0_source_file=<user>.hex -o cfm0_start_address=<12345678> <user>.sof <user>.pof
      quartus_cpf命令实例： 
      quartus_cpf  -c -o cfm0_source_file=test.hex -o cfm0_start_address=0014BA6C abc.sof abc.pof
      Conversion Setup File (*.cof)
      在Convert Programming File对话框中，可点击Save Conversion Setup…保存设置，并编辑 <user>.cof 文件中的cfm0_filepath和cfm_ file_start_addr，如下所示。
    10. RPD文件结尾
  5. 在File name文本框中，指定需创建的编程文件的文件名称。
  6. 生成Memory Map File (.map)，请启用Create Memory Map File (自动生成output_file.map)。.map包含CFM和UFM的地址，以及通过Option/Boot Info选项设定的ICB设置。
  7. 要生成Raw Programming Data (.rpd)，请启用Create config data RPD (生成output_file_auto.rpd)。
    每个配置闪存和用户闪存(CFM0、CFM1、UFM)部分单独的原始编程数据(.rpd)将会一起生成，以用于远程系统升级。
  8. 可通过Input files to convert列表添加.sof，并且可添加最多2个.sof文件。
    为进行远程系统升级，可以在.pof中保留原始页0的数据，并将页面1的数据替换成新的.sof文件。要执行该操作，必须在页面0中添加.pof文件，然后添加.sof页，最后将新的.sof文件添加到页面1中。
  9. 设定全部设置后，单击Generate生成相关编程文件。
相关信息
二级标题