仅对英特尔可见 — GUID： mcn1426656217705
Ixiasoft
SD/MMC时序特征
| 符号 | 说明 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tsdmmc_cclk | SDMMC_CCLK时钟周期(标识模式) | — | 2500 | — | ns |
| SDMMC_CCLK时钟周期(标准SD模式) | — | 40 | — | ns | |
| SDMMC_CCLK时钟周期(高速SD模式) | — | 20 | — | ns | |
| Tdutycycle | SDMMC_CCLK占空比 | 45 | 50 | 55 | % |
| Tsu | SDMMC_CMD/SDMMC_D[7:0]输入建立 91 | 7 – (l4_mp_clk × smplsel/2) | — | — | ns |
| Th | SDMMC_CMD/SDMMC_D[7:0]输入保持91 | –2.5 + (l4_mp_clk × smplsel/2) | — | — | ns |
| Td | SDMMC_CMD/SDMMC_D[7:0]输出延迟92 | –1 + (l4_mp_clk × drvsel/2) 93 | — | 4 + (l4_mp_clk × drvsel/2) 93 | ns |
图 12. SD/MMC时序图
91 当smplsel设为2(在系统管理器中)，参考时钟(l4_mp_clk)为200 MHz(举例说明)时，建立时间为2 ns，保持时间为2.5 ns。Boot ROM使用值为0的smplsel设置， Quartus® Prime软件能够稍后在引导进程中调整设置。
92 当drvsel设为3(在系统管理器中)，参考时钟(l4_mp_clk)为200 MHz(举例说明)时，输出延迟时间在6.5到11.5 ns之间。Boot ROM使用值为3的drvsel设置， Quartus® Prime软件能够稍后在引导进程中调整设置。值为0的drvsel不是一个有效设置。
93 l4_mp_clk是SD/MMC控制器参考时钟。